为因应目前越来越复杂的多晶片封装设计，Mentor Graphics 宣布推出Xpedition Package Integrator流程，它采用一种独特的虚拟晶片模型概念，能支援IC、封装到印刷电路板(PCB)协同设计与最佳化；该公司表示，当一款新装置仍在初期行销研究阶段，用户能透过新解决方案的支援，使用最少的来源资料规划、装配并最佳化复杂的系统，实现更快速的产品原型制作、缩短产品制造流程。

　　Mentor Graphics 系统设计部门方法学架构师John Park表示，物联网时代来临以及封装技术的演进，驱动了市场对新设计方法的需求；例如系统级封装(SiP)、采用矽穿孔(TSV)技术的3D IC堆叠，会让晶圆厂与封测业者(OSAT)之间的界线越来越模糊──晶圆厂会需要有了解封装技术的专家，OSAT则需要了解IC布线的专家──因此两方都需要新的支援工具。

　　Xpedition Package Integrator方案可确保 IC、封装和 PCB 相互最佳化，有效减少层数、最佳化互连路径，以及精简/自动化对设计流程的控制，降低封装基板和 PCB 成本。该方案根据使用者规则定义、基于“智慧接脚(intelligent pin)”概念，提供了号称业界第一个用于BGA 球图(ball map)规划和最佳化的正式流程。

　　此外Xpedition Package Integrator还采用一个突破性的多模连结性管理系统──结合硬体描述语言(HDL)、试算表和原理图──可提供跨域接脚配对和系统级跨域逻辑验证。该解决方案还支援在单视图中实现跨域互连视觉化，提供功能强大、全面且直观易用的多模实体 Layout 工具，可为 PCB、MCM、SiP、RF、Hybrid和 BGA 设计提供业界领先的布线技术，其资料库开发完全自动化。

　　Xpedition Package Integrator 流程充分利用了其他 Mentor Graphics 工具，例如HyperLynx讯号和电源完整性产品、FloTHERM 计算流体动力学(CFD)热建模工具，以及Valor NPI基板制造检查工具。Mentor Graphics 已经与五家公司合作试用此流程方案，其中包括系统开发商与晶片设计业者；Park指出，此流程解决方案不会扰乱原有的设计流程，用户能立即转换使用，且其工具介面设计注重易用性，工程师能轻松上手。

　　Xpedition Package Integrator打破了电子系统不同设计层级之间的界线