0 引言

随着当今电子产品向小型化和智能化方向发展，电子设备对电源的需求变得多样化和复杂化。相比于线性电压调整器的大体积和低效率，DC-DC转换器的效率高、体积小、可靠性高等特点使其被广泛用于电源系统，并且成为超大规模集成电路系统不可或缺的一部分。

依照拓扑结构不同，DC-DC转换器可以分为升压型(Boost)、降压型(Buck)、升降压型(Buck-Boost)，依照调制模式的不同可以分为脉冲宽度调制(PWM)、脉冲频率调制(PFM)、混合调制模式(PWM/PFM)^[1]。

在DC-DC转换器中，误差放大器是其中非常重要的电路模块，是系统成功的保证。本文在保持电流模式DC-DC转换器的性能和系统稳定性的基础上，设计了一款满足需求的高性能误差放大器。

1 DC-DC变换器控制原理

电流模式DC-DC转换器控制拓扑如图1所示。电路主要包括PWM控制电路、功率管(M1、M2)、电感、电容、反馈电阻。PWM控制电路主要包括误差放大器、斜坡补偿、PWM电流比较器、振荡器、软起动电路。

误差放大器通过反馈电阻检测输出电压的变化，与基准产生的V_ref进行比较，得到误差放大信号V_ea，V_ea与振荡器产生的锯齿波信号通过斜坡补偿电路得到斜坡电流信号。R_sense检测输出电感电流，与斜坡电流信号叠加之后作为PWM比较器的输入，产生占空比可变的PWM信号，再经过驱动模块控制功率管的通断，从而实现电流模式DC-DC控制器反馈回路的控制，稳定输出电压。

2 误差放大器电路

本文在传统OTA的基础上进行改进，提出一种更满足变换器需求的高性能误差放大器。相比于传统的OTA结构，该误差放大器在结构上主要有以下特点：(1)采用电流抵消技术^[2]来提高增益；(2)跨导恒定；(3)电路输入级采用偏置电流消除结构；(4)宽的输入共模电压范围；(5)包含软起动电路。具体电路实现如图2所示。

基于低失调电压考虑，该误差放大器采用对称差分结构，主要由三部分(差分输入级、电流镜输出级、尾电流偏置级)实现。

差分输入级由Q2～Q6、R1～R4、M5～M14组成。将Q2～Q4 3个源随器作输入端可以扩大输入共模范围，具体过程如下：当转换器上电时V_fb和V_ss比较小，此时ctrl开启，M5、M6、M13、M14电流流过R1、R2，抬高Q5、Q6基极电压，保证其正常工作，从而提高了共模下限范围。并将差分输入对管Q5、Q6的M值设为2，采用同质心结构，可以提高匹配度，进一步减小失调电压。

R3和R4的作用是使电路输入跨导可以精确控制，设R3=R4=R，g_m5R>>1，则输入级跨导g_m为：

由于电阻阻值大小易于控制，这样可以方便控制g_m的大小，以控制输出电流的能力。

输入级负载采用4个PMOS管M9～M12组成的交叉结构，其作用有：(1)可以构成正反馈结构，加速电路响应时间。具体实现过程如下：假如V1点有个电压降低，则M11电流会增加，V2电压上升，M10电流减小，进一步使V1降低，从而加快电路反应速度。(2)可以看成将一组正向和一组负向二极管的连接，以实现其等效电阻从1/g_m到无穷大之间的任意阻值：

误差放大器的尾电流偏置级由M22～M27组成，采用Self-Cascode结构，相比于单管，可以节省面积，提高输出阻抗。

由前面分析可得，该误差放大器差模增益为：

可见，如果M18和M20、M19和M21匹配，则电路的CMRR和PSRR将会趋于无穷大。而实际值是有限的，主要原因是电路中器件的不匹配。如果提高器件匹配度，则可提高CMRR、PSRR值。

考虑到误差放大器的输入是带隙基准通过电阻网络分压得到的基准电压V_ref，为了消除基极电流对基准分压网络的影响，电路的输入级利用了输入偏置电流消除结构^[3]。在图2中，三极管Q1和Q2发射极电流大小相等，其基极电流也相等，通过M2和M3的等比例镜像关系，Q2的基极电流完全流过M3，因此没有基极电流流过基准电压分压网络，从而不会影响基准的分压精度。

另外，该误差放大器包含软起动电路(由M5、M6、M21、M22、C1组成)，可以使在上电过程中控制参考电压缓慢变化，则输出电压也可以随参考电压缓慢变化，从而消除浪涌电流的出现。

软起动时间为：

3 系统补偿电路的实现

误差放大器为DC-DC环路提供一个高增益级，改善了系统的线性调整率和负载调整率，并且其输出级是一个高阻节点。因此考虑到整个环路的稳定性，在误差放大器的输出加入补偿网络，使系统的主极点在带宽范围内。考虑到是电流模式^[4]控制，采用补偿方式如图3所示。

补偿网络传输函数为：

可见补偿网络引进一个零点f_z1和一个极点f_p1，误差放大器的输出电阻产生一个极点f_p2。

考虑到C1远大于C2，所以主极点为：

为了DC-DC环路的稳定，在设计时可以用补偿网络引入的零点f_z1去补偿输出级产生的主极点，从而确定补偿网络的参数。

4 仿真结果及分析

本文设计是基于CSMC 0.5 μm BCD工艺库，使用Candance Specture进行仿真，仿真条件为25 ℃下全典型模型。

图4给出了该误差放大器频率特性的仿真。由图可以看出，在低频时该误差放大器的差模放大倍数为Av=56 dB，共模放大倍数为Ac=-50 dB，所以有共模抑制比CMMR=106 dB，满足本设计中对误差放大器高CMMR的设计要求。

PSRR的仿真结果如图5所示，在低频段，误差放大器的放大倍数为56 dB，电源到误差放大器输出放大倍数为-73 dB，因此，PSRR=129 dB。随着频率增加，PSRR开始降低，当频率达到44.58 MHz时，PSRR降到0 dB。在误差放大器工作范围内，满足系统对PSRR的要求。

表1给出了相同应用下的不同误差放大器的共模抑制比和电源抑制比的仿真结果对比，可以看出本文设计的误差放大器具有更高的共模抑制比和电源抑制比，性能更好。

5 结论

本文提出一种应用于BUCK型DC-DC控制器的高性能误差放大器，并给出了一种环路补偿方案。该误差放大器具有高的共模抑制比和高的电源抑制比。基于CSMC 0.5 μm BCD工艺库的仿真结果表明，该误差放大器的共模抑制比为106 dB，电源抑制比为129 dB。对比可以发现，该设计性能更好，更能满足DC-DC转换器的系统需要。

参考文献

[1] 王水平，于建国，宣宗强，等.DC/DC变换器集成电路及应用[M].西安：西安电子科技大学出版社，2005.

[2] Willy M C S.模拟集成电路设计精粹[M].陈莹梅，译.北京：清华大学出版社，2008.

[3] 刘志峰，张波，李肇基.一种具有高稳定跨导的OTA设计[J].中国集成电路设计，2006，15(5)：36-39.

[4] MANIKTALA S.精通开关电源设计[M].王志强，译.北京：人民邮电出版社，2008.

[5] 来新泉，刘鸿雁，刘维京.一种新型CMOS误差放大电路的设计[J].微电子学，2006，36(3)：377-380.

[6] 张承，唐宁，邓玉清.一种基于PWM的CMOS误差放大器的设计[J].电子设计工程，2011，19(3)：38-41.

[7] 古淑荣，吴晓波.一种用于有源下调电压控制的误差放大器的设计[J].微电子学，2007，37(3)：394-398.