kaiyun官方注册
您所在的位置: 首页> 嵌入式技术> 业界动态> 科学家尝试以热电纳米线为芯片降温

科学家尝试以热电纳米线为芯片降温

2015-02-12

摩尔定律(Moore's Law)被提出时,没有人会想到晶片在速度达到了5GHz可能会开始熔化的问题,因此产业界并非不断开发速度越来越快的晶片,而是开始打造多核心晶片──这充其量只是一种应急的解决方案。

现在美国桑迪亚国家实验室(Sandia National Labs)的研究人员发现了一种室温电铸(electroforming)技术,能从源头解决晶片发热的问题;该种制程使用锑盐(antimony salts)以及铋-锑(Bi-Sb)合金来控制晶向(crystal orientation)与晶体大小,单一制程的均匀度可望让未来的CMOS晶片继续提升速度。

  制程产生的奈米线直径约70~75奈米,长度数微米;从一开始的奈米级多晶体结构,演变为2~5微米尺寸的单晶体。主导技术开发的桑迪亚国家实验室材料专家Graham Yelton表示,他设想了几个在制造过程中将其热电奈米线嵌入晶片的方法:“其中一个是从背面。”

  Yelton与桑迪亚实验室同事所开发的热电奈米线还有很多其他用途,例如用来包裹汽车的排气管──但是在他们心目中的最佳应用之一是用以冷却开云棋牌官网在线客服晶片,而且美国能源部(Department of Energy)也为此提供了赞助金。

 raham Yelton与桑迪亚实验室研究同仁开发了一种单电铸技术,能强化晶片的散热

  除了从晶片背面散热──这是相对较简单的方法,因为通常晶片背面没有电路──Yelton也设定目标,希望能从晶片顶部的连结点汲取热量,而那也是晶片大部分的发热源:“低电阻与顶部的触点,是我们的热电奈米线要迈向商用化之前,下一个要克服的障碍。”

  晶片顶部的螺纹热电奈米线最厚的部分,会发展成绝佳的散热触点,而且不会干扰电气功能;遗憾的是,桑迪亚实验室的这项研究所费不赀,而且需要使用到大量超级电脑模拟,以及进行反覆实验找出材料与装配方法的最佳组合。

  “我们需要资金来进行这项工作,下一步是开发顶部触点;之后的里程碑则是在关键应用领域装配该阵列。”虽然已经取得一些进展,但Yelton表示热电材料开发仍在起步阶段,而且会在其特性更进一步被了解之后取得更大幅度的性能提升。还需要了解的包括将数以百万计的奈米线均匀并排,统一晶体尺寸以提升效率,与更精确的晶向以提升能量流。

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@chinaaet.com。
Baidu
map