智能系统设计自动化、3D PCB设计解决方案(Altium Designer)、ECAD设计数据管理(Altium Vault)和嵌入软件开发(TASKING)的全球领导者Altium有限公司近日宣布与原理图、信号和电源完整性分析的全球领导者 Valydate公司达成战略合作伙伴关系。Valydate VERA是一款强大的设计分析和验证工具，通过与Altium Designer的无缝集成，可以加快电子原理图耗时的检查和调试过程。该项新技术已于1月27日至29日举办的DesignCon 2015大会上发布，这将有助于简化设计过程，大大节省设计师检查原理图错误的时间。

Altium技术合作伙伴主管Daniel Fernsebner指出：“这是一个非常棒的扩展应用，可以提升Altium Designer当前的电子设计环境。与Valydate的合作将进一步推动设计过程。最新验证工具可以节省设计师原理图检查耗费的大量时间和金钱，简化整个设计流程，加快产品上市时间。”

　　不断提升的电子设计复杂性

　　伴随着大量设计规则和验证操作，现代电子设计的复杂性逐年提升。对于原理图设计而言，无论使用哪款设计软件，目前都只能执行人工检查。由于需要进行手动验证操作，设计师不仅面临产品上市时间的重大压力，同时加深了对遗漏错误的恐惧。

　　ValydateVERA有效简化了整个过程。使用集成了VERA的Altium Designer，设计师可以根据预定义检查清单，充分利用智能元器件库，自动检查原理图中的大量错误及设计冲突。

　　Altium首席技术官Jason Hingston指出：“我们意识到，越来越多进行复杂设计的用户，对大量潜在错误无可奈何，只能对原理图进行人工检查，这耗费了他们大量的时间。通过与Valydate合作，可以提升在Altium Designer中进行原理图设计的效率，提高客户满意度和电子工程师的设计可靠性。”

　　推动设计流程向前发展

　　与Altium其他第三方扩展应用相同，ValydateVera作为插件，无缝集成于Altium Designer电子设计环境，该功能预计将于本季度末发布。