kaiyun官方注册
您所在的位置: 首页> EDA与制造> 新品快递> Altera Quartus II软件v14.1支持业界第一款具有硬核浮点DSP模块的FPGA实现TFLOP性能

Altera Quartus II软件v14.1支持业界第一款具有硬核浮点DSP模块的FPGA实现TFLOP性能

软件扩展支持Arria 10 FPGA和SoC,缩短了设计时间
2014-12-16
来源: Altera公司

Altera公司(Nasdaq: ALTR)今天发布其Quartus® II软件v14.1,扩展支持Arria® 10 FPGA和SoC——FPGA业界唯一具有硬核浮点DSP模块的器件,也是业界唯一集成了ARM处理器的20 nm SoC FPGA。Altera最新的软件版本可立即支持集成在Arria 10 FPGA和SoC中的硬核浮点DSP模块。用户现在可以选择三种独特的DSP设计输入流程,DSP性能达到业界领先的1.5 TFLOPS。软件还包括多项优化,加速Arria 10 FPGA和SoC设计时间,提高了设计人员的效能。

Arria 10 FPGA和SoC中集成了IEEE 754兼容浮点DSP模块,前所未有的提高了浮点DSP性能、设计人员的效能以及逻辑利用率。Quartus II软件v14.1提供了高级工具流程,为硬核浮点DSP模块提供多种设计输入选项,支持用户迅速设计并实现解决方案,满足各种需要大量计算的应用需求,例如,高性能计算(HPC)、雷达、科学和医疗成像等应用领域。这些设计流程包括为软件编程人员提供的OpenCL,为基于模型的设计人员提供的DSP Builder,以及为传统FPGA设计人员提供的硬件描述语言(HDL)流程。与软核实现不同,硬核浮点DSP模块不会占用宝贵的逻辑资源来实现浮点操作。

Quartus II软件v14.1的其他特性包括:

·增强设计空间管理器II (DSE II)工具加速了时序收敛,为用户提供实时状态和报告数据。数据可以用于和计算群同时产生的多次编译进行逐项对比。

·优化的集中式IP分类和改进后的图形用户界面(GUI)有助于在一个位置进行存储,很容易找到所有定制IP。

·此外,Altera新的非易失MAX® 10 FPGA在小外形封装、低成本和瞬时接通可编程逻辑器件封装中包含了双配置闪存、模拟和嵌入式处理功能。

·增强JNEye串行链路分析工具进一步简化了电路板级设计和规划。JNEye工具结合Arria 10硅片模型,能够仿真Arria 10设计中的传输线模型,估算插入损耗和交叉串扰参数。

关于Quartus II软件v14.1最新特性的详细信息,请访问Quartus II软件新增特性网页。

价格和供货信息

现在可以下载订购版和免费网络版的Quartus II软件v14.1。Altera的软件订购程序将软件产品和维持费用合并在一个年度订购支付中。订户可以收到Quartus II软件、ModelSim®-Altera入门版软件,以及IP基本套装的全部许可,它包括Altera最流行的IP内核。一个节点锁定的PC许可年度软件订购价格为2,995美元,可以通过AlteraeStore购买。

Altera简介

Altera®的可编程解决方案帮助电子系统设计人员快速高效地实现创新,突出产品优势,赢得市场竞争。Altera提供FPGASoCCPLD,以及电源管理等互补技术,为全世界的客户提供高价值解决方案。

ALTERA、ARRIA、CYCLONE、HARDCOPY、MAX、MEGACORE、NIOS、QUARTUS和STRATIX等字词和标识是Altera公司的商标,在美国专利和商标事务所以及其他国家进行了注册。所有其他被认定为商标或者服务标记的字词和标识的所有权属于其各自持有人,http://www.altera.com.cn/common/legal.html对此进行了解释。

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@chinaaet.com。
Baidu
map