All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出可编程行业唯一SoC增强型设计套件Vivado®设计套件的2014.3版本、SDK和最新UltraFast™嵌入式设计方法指南，为Zynq®-7000 All Programmable SoC的生产力带来重大突破。伴随此款最新版Vivado设计套件推出的还包括其內含的Vivado高层次综合(HLS)和IP集成器的增强功能，以及最新性能监控与可视化功能。实践证明，这些加强功能与最新UltraFast嵌入式设计方法指南相结合，可将生产力提升10倍以上。

加速实现和验证：Vivado HLS增强了从C语言综合的质量结果（QoR，Quality-of-Results）和AMBA AXI-4接口的自动推理功能，从而加速了集成的时间并提升了集成质量。利用Vivado HLS，可以直接根据C算法规格描述创建和验证IP，不仅可以快速实现可与手动编码RTL媲美的设计，而且验证速度比RTL仿真快好几个数量级。Vivado HLS现已得到逾千名设计人员的广泛采用，其还可支持不断发展壮大的硬件实现式软件库生态系统。增强型Vivado设计套件2014.3可支持超过40项OpenCV函数，现由赛灵思创投公司和联盟合作伙伴Auviz Systems公司提供。

加速集成：Vivado IPI的增强功能包括：新增数据流和存储器映射AXI互联之间的自动连接功能，可促进并简化IP在Zynq SoC系统中的集成。而Vivado IPI的另一项新增功能是一项针对赛灵思高级联盟合作伙伴IP的按键式IP评估要求。赛灵思Vivado设计套件2014.3新增了Xylon™ logicBRICKS™评估IP核，而在未来版本中将扩大和加入其他联盟计划成员的IP。全新的logicBRICKS IP可快速评估有效的图像和视频处理IP，并可进一步丰富Vivado IP目录。

加速系统设计和软件开发：赛灵思还扩展了其软件开发套件(SDK)功能，新增系统仪表与性能可视化功能，以便快速发现系统性能瓶颈，并运行假设情景流程。赛灵思SDK 2014.3版提供可在FPGA架构上运行的可配置AXI流量生成器，让设计人员在开发周期的早期阶段就可以提早进行嵌入式软件开发。

UltraFast嵌入式设计方法指南：为了进一步补充和完善Vivado的UltraFast™设计方法，赛灵思还推出了最新UltraFast嵌入式设计方法指南(UG1046)。该最新指南为包括系统架构师、软件工程师和硬件工程师等在内的设计团队提供了利用Zynq All Programmable SoC进行嵌入式系统设计的最佳实践，从而借助Zynq All Programmable SoC实现可预见的成功并提升其嵌入式系统的生产力。