随着无线通信技术的飞速发展，3G/4G系统传输的信号具有宽频带、高峰均比的特点^[1]。这对射频功率放大器(PA)的设计提出了更高的要求。由于射频功率放大器固有的非线性和记忆效应，信号经过放大后，不仅会产生严重的带内失真和带外频谱扩展，还会增大通信系统误码率，干扰邻近信道^[2]。作为宽带无线移动通信系统中不可缺少的关键器件，线性化技术的实现既能保证功率放大器的高效率，又能满足宽带无线通信系统对其线性度的高要求^[3-5]。数字预失真作为最有效的射频功率放大器线性化技术之一，凭借对消效果明显、性能稳定、处理信号频带宽、生产成本较低等优势，广泛应用于无线通信系统基站中。

1 硬件设计

系统硬件部分采用模块化的设计思想，主要包括射频和数字两部分。其中，射频部分主要完成上下变频、滤波、功率放大等，数字部分主要完成ADC、DAC、基带处理、CFR、DPD等。系统框架如图1所示。其中，DPD(OP4400)作为整个系统的核心部分，本文对其进行重点描述。

1.1 OP4400的特点

Optichron公司推出的数字预失真OP4400系列产品使用其独有的非线性数字信号处理技术，用以消除射频功率放大器非线性失真^[6]。OP4400采用独立的DPD装置，无需外置处理器，且无需任何算法编程；采用紧凑式设计，较小封装(169引脚14 mm×14 mm BGA)；可工作温度范围为-40 ℃～+85 ℃，符合有害物质限用指令(RoHS)。

OP4400处理信号带宽高达30 MHz，数据速率85 MS/s、125 MS/s、205 MS/s可选，数据接口支持LVCMOS和LVDS标准接口；预失真处理跟信号调制方式无关，并且可与Doherty高效率功放联合使用；支持实中频（real IF）、单边带（SSB）、零中频（ZIF）架构，框架如图2～图4所示。

OP4400支持实数中频输出。预失真引擎输出I/Q信号后，将采样率内插4倍，通过数字低通滤波器（LPF）进行滤波，并通过搬频转换为实信号输出给DAC芯片。此种架构允许处理预失真信号带宽达到102.5 MHz，实信号频率可达150 MHz。另外，发射链路和反馈链路可以共用本振。

单边带（SSB）架构与实中频架构相似，只是其中频信号由 DAC产生。SSB主要优点：在混频器输出端，本振泄露和不必要镜像会得到30 dB以上的抑制，可以降低后端带通滤波器(BPF)设计要求。SSB需要双路DAC，并且DAC内部需要支持内插及搬频。另外，发射链路和反馈链路也可以共用本振。

零中频（ZIF）与SSB架构相似，不同点是DAC不需要搬频，只需要输出零频信号。ZIF主要优点：降低BPF设计要求，节省成本；频率可以灵活改变，只要简单修改本振LO频率。缺点：本振泄露和不必要镜像在带内并且不能被滤除，因此要求I/Q非常均衡。

ZIF架构反馈链路不能与发射链路共用本振，因为反馈链路采用实中频信号，中心频点一般设置为0.75 Fs。

综上所述，3种架构各有优缺点，考虑到系统的实现难度及复杂度，本文采用SSB架构。

1.2 OP4400数据接口

OP4400数据接口主要有3个，分别为主信号输入接口、输出接口和反馈信号输入接口。3个接口都支持LVCMOS和LVDS电平标准，采用二进制补码格式，16 bit位宽，并且每个接口都有同步随路时钟。

主信号输入/输出接口由I/Q 2路16 bit LVCMOS标准接口和1路16-bit LVDS标准的DDR接口组成。反馈输入接口由1路16 bit LVCMOS标准接口和1路16 bit LVDS标准的SDR接口组成。数据接口采用高端对齐，假设输入数据位宽只有14 bit，则数据总线最低2位拉低。另外，输入接口的数据速率必须是系统核时钟的整数分频比。假设核时钟为100 MHz，则输入数据速率为100 MS/s、50 MS/s、25 MS/s或者12.5 MS/s，分别对应内插因子1x、2x、4x或者8x。最高数据速率可达到205 MS/s。

1.3 OP4400时钟系统设计

图5是一个典型的OP4400时钟系统参考设计。主信号输入接口随路时钟由基带处理器提供，反馈输入接口时钟由反馈ADC提供。输出接口随路时钟由OP4400内部产生，作为外部DAC数据同步时钟。另外，OP4400还需要系统核参考时钟，由时钟芯片提供。

1.4 OP4400电源设计

OP4400 I/O电源供给为3.3 V，核电压大小与速率和封装有关，如表1所示。I/O接口LVCMOS和LVDS分开供电，为了省电，没用到的接口相关电源管脚可以悬空。上电顺序为核电压先于I/O电压，而下电顺序没有要求。

2 软件设计

OP4400提供丰富的接口函数及相关的状态寄存器供用户调用及查询。其内部控制器是一个有限状态机，可通过SPI总线发送相关命令对其状态进行查询及切换。控制流程如图6所示。

(1)Boot：初始状态，输出到DAC数据接口都为0；并且从外挂Flash加载配置数据，对内部相关寄存器进行初始化。

(2)Program_chip：加载预失真初始系数，输出到DAC数据接口切换到正常模式。

(3)Measure_1：测量整个信号环路延时。

(4)Set_delays：设置链路延时值。

(5)Measure_2：测量信号相关功率值。

(6)Adapt_eq：线性均衡器，校正相位及幅度失真。

(7)Adapt_#1： 初步校正PA非线性失真。

(8)Adapt_#2： 精细校正PA非线性失真。

2.1 初始化操作

在正常工作模式下，通过发送复位信号，OP4400内部控制器从外挂SPI ROM启动，加载相关的寄存器配置，完成初始化操作。状态机进入命令等待模式。

2.2 命令操作顺序

初始化之后，对OP4400有限状态机的控制可通过发送命令来进行切换，而命令的操作则通过配置内部4个邮箱寄存器(MAILBOX0-3)实现。MAILBOX1和MAILBOX2用于传送相关命令参数值，MAILBOX0用于传送命令操作码和附加的参数值。所有的命令参数值必须在写操作码之前配置好。MAILBOX0还包含命令执行状态及相关错误指示。MAILBOX3为通信状态寄存器。

完成一条命令操作代码如下：

BOOLEAN mailBOX_comand(int *command)

{

SPI_READ_REG(MAILBOX3);

CHECK_REG(MAILBOX3,15); //等待MAILBOX准备好

SPI_WRITE_REG(MAILBOX1);

SPI_WRITE_REG(MAILBOX2);

SPI_WRITE_REG(MAILBOX0);//发送相关命令

CHECK_REG(MAILBOX3,15);//命令执行开始

CHECK_REG(MAILBOX3,15);//命令执行完成

CHECK_REG(MAILBOX0,0); //命令执行成功

return TURE;

}

程序流程图如图7所示。

3 测试结果

主要测试仪器：信号源选择Agilent EC4438，频谱仪选用安立MS2830，外加射频电缆线、衰减器等。测试信号采用双音信号，频点设置为942 MHz，输出总功率为50 dBm。图8是对消前测试结果。

图9所示为对消后测试结果。可以看出，OP4400对消效果良好，IMD3≤-65 dBc，改善效果≥25 dB。

本文充分研究了数字预失真芯片OP4400的内部结构及工作原理，并给出了相关的软硬件设计。从实测结果中可以看出，OP4400对消效果明显，处理信号频带宽，性能稳定。同时支持多种调制方式信号，修改部分配置及相关软件就可以适应不同频段、不同制式的射频功率放大器的线性化处理。这种技术在3G/4G基站设计中有非常广阔的应用前景。

参考文献

[1] 杨小海.基于FPGA的射频功放数字预失真技术平台研究与实现[D].杭州：杭州电子科技大学，2010.

[2] 余平.宽带射频功率放大器反馈低采样率数字预失真关键技术[D].成都：电子科技大学，2013.

[3] 马国胜，杨鹭怡.基于LTM9003接收器在无线基站设计中的应用[J].电子测量与仪器学报，2009增刊：281-285.

[4] 邱岱，潘文生，卿朝进，等.预失真多合体功率放大器ACLR与反馈通道带宽的关系[J].电子技术应用，2012，38(12)：90-93.

[5] KIM J，KONSTANTINOU K.Digital predistortion of wideband signals based on power amplifier model with memory[J].Electronics Letters，2001，37(23)：1417-1418.

[6] Optichron Inc..OP4400-datasheet-140[EB/OL].(2009)[2014].http://www.optichron.com.