射频功率放大器(以下简称功放)是发信机的核心部件之一,其作用是将射频信号放大到足够的功率电平^[1]。D类、E类等开关模式功放（简称开关功放）因其功率晶体管只工作在截止区和饱和区，理论工作效率可达100%，受到了业界的持续关注^[2]。开关功放可大幅减小因电压电流交迭带来的器件损耗，但存在较大的非线性失真，制约了其在无线通信领域的应用。

为充分发挥开关功放的效率优势，并保证放大信号的线性性能,参考文献[3]提出了一种基于增量求和(ΔΣ)调制和高效开关功放的S类射频功放， 其原理框图如图1所示。输入射频信号经过1 bit带通ΔΣ调制，被转换为包含射频信号频谱信息的两电平数字脉冲信号，该脉冲信号直接驱动开关功放实现功率放大，放大后的脉冲功率信号由带通滤波恢复为射频功率信号。

基于带通ΔΣ调制和高效开关功放，S类功放兼具高线性和高效率特点，在发信机中应用还可省去D/A转换、混频和本振等模拟电路，简化发信机系统构成，因而适合在数字发信机中应用。

随着数字信号处理技术的发展，国内外学者对S类功放进行了大量研究^[3-5]，但多针对窄带应用，其调制器中心频率固定。而在宽带应用中，调制器中心频率必须实时跟随发信机载波频率，才能实现不同频率信号的高效放大。为实现上述功能，基于对ΔΣ调制算法的研究，本文提出了一种频率可调带通ΔΣ调制器的设计方法。

1 ΔΣ调制的基本原理

ΔΣ调制的原理框图如图2所示，主要包括过采样、环路滤波和幅度量化^[6]。图中，f_s为调制器的采样频率，由信号带宽(f_b)和过采样率(OSR)决定。ΔΣ调制首先采用过采样技术降低量化噪声E(z)，过采样信号X(z)经过环路滤波和幅度量化, 对输入射频信号进行调制编码。

其中环路滤波器的传递函数H(z)在信号带内具有高增益，而在带外具有低增益，因此可以进一步抑制信号带内的量化噪声，该过程称为噪声整形，即将量化噪声从带内推向带外，再通过滤波器衰减带外噪声，进而恢复信号。其调制器输出Y(z)可表示为：

其中，H_u(z)=H(z)/(1+H(z))为信号传递函数STF，H_e(z)=1/(1+H(z))为噪声传递函数NTF。为减小信号衰减，需使STF接近于1。

环路滤波器可采用多种结构实现，最常用的有CIFB、CRFB、CIFF等[5]。以如图3所示的4阶CIFB结构为例，该结构环路滤波器的NTF和STF可分别表示为：

可见，ΔΣ调制器的设计重点在NTF的设计。NTF实质上是一个数字滤波器，其设计方法可以参照数字滤波器，且在参考文献[6]中已有详细介绍，本文不再赘述。

根据NTF形式的不同，ΔΣ调制可分为低通ΔΣ调制和带通ΔΣ调制。其中，低通ΔΣ调制的环路滤波主要基于积分单元实现，而带通ΔΣ调制的环路滤波则是基于谐振单元实现。由于低通调制所需的过采样率远高于带通调制，受数字信号处理器件运算速率的限制，在射频和微波频段，仅带通ΔΣ调制获得了实际应用。但低通ΔΣ调制器结构简单、易于实现，因而在带通Δ∑调制器的设计过程中,一般首先完成对应信号带宽低通ΔΣ调制器的设计,再通过低通调制和带通调制的转换关系[6]，来获得所需带通ΔΣ调制器的NTF。

2 频率可调带通ΔΣ调制器设计

按照上述带通ΔΣ调制器设计方法设计的调制器中心频率固定，不能实时跟随输入信号频率的变化而变化，要改变中心频率就要重新设计NTF。因此，需要找到一种设计方法，使其可以通过参数的调整来实现带通ΔΣ调制器中心频率的实时调节。

仍以低通ΔΣ调制为设计基础，参考数字低/带通滤波器的设计过程，以模拟归一化的低通滤波器为桥梁，利用双线性变换和数字低/带通滤波器设计过程中的频率转换关系，从而寻找低通NTF与频率可调带通NTF之间的变换关系,最终实现调制器中心频率的实时可调。

在低通到带通的转换设计中，采用巴特沃思滤波器为原型进行设计。归一化的模拟低通滤波器频率参数p、模拟频率Ω和z之间的变换关系为：

其中，Ω_u、Ω_l和Ω_c分别为模拟带通滤波器的通带上限频率、下限频率和模拟低通滤波器通带截止频率。

通过双线性变换将s平面映射到z平面，则模拟频率Ω与数字频率w之间的关系为：Ω=2fs·tan(w/2)，通过变换，归一化频率p与z之间的关系为：

其中，w_u、w_l和w_c分别为数字带通滤波器的通带上限频率、下限频率和数字低通滤波器通带截止频率，D、E分别表示为：

在变换过程中，为保证低通与带通滤波器的带宽相同，对于相同的巴特沃思低通滤波器原型来说，则对应的低通NTF与带通NTF之间的变换关系为：

当f_s>>f_b时，E=cosw₀，w₀为带通NTF的中心频率，因此可以利用E来调整NTF的零点。当E=0时，即为经典低通NTF到带通NTF的变换式。式(7)给出的变换如图4所示，只需改变E就可实现带通NTF中心频率在0~f_s/2间的任意变换。而对于CIFB、CRFB等ΔΣ调制器的经典实现结构，只需将积分单元替换为图4中所示结构，即可实现频率可调的带通ΔΣ调制。

3 仿真验证

以图3所示的4阶CIFB结构ΔΣ调制器为例，根据式(7)所示低通NTF到带通NTF的变换关系,利用Matlab软件，对频率可调带通ΔΣ调制器进行了仿真验证。

图5(a)、(b)分别为输入-6 dBFS单音信号时(OSR=64)4阶频率可调带通ΔΣ调制器的输出频谱的仿真波形，其输出信号带内信噪比(SQNR)分别为84.4 dB、84.8 dB。

图6为不同中心频率下调制器SQNR随输入单音信号幅度的变化。从图中可以看出，虽然中心频率改变，但在相同输入信号幅度下，调制器的SQNR基本相同，频率可调并没有影响带通ΔΣ调制器的输出性能。

4 硬件实现及性能测试

在仿真验证的基础上，本文以Altera公司的StratixII系列FPGA EP2S60F672C3为硬件核心，搭建了实验测试电路。受FPGA最高工作频率限制，调制器的f_s为200 MHz，信号带宽为5 MHz，其OSR为20。图7给出了不同信号频率单音信号输入时调制器的实时输出频谱，其中横坐标为10 MHz/div，纵坐标为10 dB/div。可以看出，FPGA的输出频谱与仿真的频谱特征相符，其带内噪声受到显著抑制。虽然受OSR降低和FPGA时钟抖动的影响，与仿真相比，输出信号的SQNR有一定下降，但调制器的输出信号质量没有受频率可调的影响，其SQNR均在60 dB左右。

本文通过对带通ΔΣ调制器基本原理及设计方法的研究，借鉴数字滤波器的设计思路，提出了一种频率可调带通ΔΣ调制器的设计方法。经过仿真和实验验证，采用该方法设计的带通ΔΣ调制器在不降低调制器性能的前提下，可实现中心频率在0~f_s/2的任意调节，从而满足宽频段发信机对带内任意频率信号的放大需求。

参考文献

[1] CRIPPS S C. RF power amplifiers for wireless communications[M]. Norwood, MA: Artech House, 2006.

[2] GREBENNIKOV A, SOKAL N O. Switchmode RF power amplifiers[M]. Oxford: Elsevier Inc., 2007.

[3] IWAMOTO M, JAYARAMAN A, HANINGTON G, et al.Bandpass delta-sigma Class-S amplifier[J].IEEE electronics letters， 2000,36(12):1010-1012.

[4] NIELSEN M, LARSEN T. A transmitter architecture based on delta-sigma modulation and switch-mode power amplification[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2007,54(8):735-739.

[5] 朱蕾, 周强, 谭笑. 基于多比特带通增量求和调制的射频数字功放[J].电子技术应用, 2013,39(8):102-104.

[6] SCHREIER R, TEMES G C. Delta sigma数据转换器[M].北京:科学出版社, 2007.