当前，无线通信都在向低成本、低消耗的方向发展。而个人无线通信由于受其电池容量、寿命以及可携带性的影响，导致其设计要求更集中于低功耗。频率合成器做为无线通信中的核心电路，其设计要求集中于高频率转换、低功耗以及低相位噪声。压控振荡器VCO(Voltage-Controlled Oscillator)做为锁相环式频率合成器的核心电路，其高质量的设计一直是研究的重点。
本文利用TSMC 180 nm RF CMOS工艺设计了一款VCO芯片，介绍了VCO 电路设计和器件的设计与选取，并给出了仿真结果。
I VCO电路设计
1.1 电路结构
电感、电容和交叉耦合对管是构成电感电容LC(Inductance-Capacitance) VCO的基本元素, 电感和总电容决定了振荡频率，交叉耦合对管提供能量补偿谐振回路中的能量损耗以维持持续振荡。
VCO的设计是频率、功耗、芯片面积以及噪声性能之间的折中。目前，应用最广泛的集成压控振荡器主要有两种类型：LC调谐振荡器和环形振荡器。其中，NMOS管做为交叉耦合差分对管的LC调谐振荡器在高频电路中应用很广泛。在电流和宽长比固定的情况下，NMOS管具有更大的增益，能为LC_TANK提供更大的能量。PMOS管做为交叉耦合差分对管，具有较低的固有噪声，但是其增益只是NMOS管的1/3~1/2，所以要想提供相同的负电阻，就需要更大的宽长比，这将导致面积变大，且增大了寄生电容，影响频率的调谐范围。互补型交叉耦合结构是利用2个NMOS管和2个PMOS管分别组成差分对，该结构增加了2个管，增加了热噪声，而且增加了寄生电容，影响调谐范围。
本设计的VCO电路采用NMOS交叉耦合差分对管电路，其具体电路结构如图1所示。使用NMOS管做为尾电流管，其谐振电路由L、C1、C2、MN1、MN2和VAR1、VAR2以及开关阵列组成。开关阵列是由3组开关控制不同的电容组成，实现8根调频线。

1.2 电路工作原理
一个理想的电容电感谐振电路在频率处，电感的感抗jLω与电容的容抗1/jCω大小相等，符号相反。此时电感电容回路在ω开始振荡[1]。实际上电感和电容都存在寄生的电阻，该电阻会消耗电路的能量，这会使振荡减弱，最后停止。如果将一个与该电阻相等的“负阻”并联在谐振电路，则其整体电路的并联电阻为零，能量没有消耗，振荡将一直保持下去[2]。
实际电路中都是由有源器件提供“负阻”。在压控振荡电路中，一般使用交叉耦合差分对管提供“负阻”。图2(a)所示为使用NMOS管组成的交叉耦合对差分管，其交流小信号等效电路如图2(b)所示。

2.2 可变电容的选取
在CMOS工艺中，实现可变电容主要有4种结构：PN结电容、普通MOS管电容、反型MOS管电容以及累积型MOS管电容。本设计选用累积型MOS管电容，其在反型MOS管电容的基础上进行了改进，减小了N阱和源漏端的寄生电容，调谐范围较大，其线性度也得到了明显的改善。
2.3 开关阵列设计
考虑到只使用上述可变电容的情况下，其电路的调谐频率较小，而且在集成电路工艺的制造过程中由于工艺偏差、版图寄生等情况会导致频率范围的偏移，所以本设计采用了如图3所示的开关电容阵列，以实现较大的可调范围。

该开关阵列结构使用了3组开关，可以产生8根跳频曲线，大大地提高了频率变化范围。根据其可变电容的调谐范围以及频率计算公式可以得到每个开关结构中电容值的大小。其电容使用的是MIMCAP，该电容具有较小的容值和较高的Q值。

2.4 尾电流设计
尾电流源一方面是VCO相位噪声的主要贡献者之一, 另一方面却能抑制谐振槽能量的泄露, 提高谐振槽的Q值。本设计中选用NMOS晶体管为VCO提供偏置电流，且与该NMOS管并联一个大电容C0到地。该电容的作用相当于在交叉耦合管的源端加入一个低通滤波器，该电容只要满足低通滤波器的截止频率低于两倍的谐振频率，就会将二倍频以及其他偶次谐波噪声滤除掉，从而达到抑制相位噪声的目的。而且，根据HAJIMIN A[5]等的分析，大电容C0可以降低MOS管沟道的热噪声，减少敏感时刻的噪声源，从而降低振荡器的相位噪声。
3 仿真结果
采用TSMC的0.18 ?滋m RF CMOS工艺绘制振荡器的版图。版图采用完全对称的形式，降低了寄生参数，保证了器件的良好匹配性，有助于提高LC VCO的性能。其振荡槽内部连线应采用方块电阻小且衬底寄生电容小的最顶层金属，引线应尽量短，以减小电感和电容的寄生串联电阻，改善相位噪声。振荡器控制信号线需采用同轴电缆的形式进行布线，且远离其他信号线，以防止信号耦合。
使用Cadence SpectreRF仿真工具对该VCO进行后仿真。后仿真频率变化曲线如图4所示，其中“000～111”分别表示3组开关电容的开启和关断状态，“000”表示全关断，“111”表示全开启。由图可知，其整个电路的振荡频率区间为10 GHz～14 GHz。其相位噪声曲线如图5所示，由图可知，其在整个频带内的最差相位噪声为-112 dBC/Hz@1 MHz。VCO的工作电压为1.8 V，核心电路消耗电流为5 mA，其功耗为9 mW。

表1中给出了本文所做工作与近几年相关研究在相应频段VCO的性能比较，可以看出在相同工艺情况下，本文的VCO实现了带宽、核心电路功耗和相位噪声之间的折中。
本文基于TSMC的0.18 μm RF CMOS设计并实现了一种用于PLL频率合成器中的低相位噪声LC VCO。该VCO采用NMOS交叉耦合差分结构，使用开关电容阵列技术增大频率调谐范围，通过在功耗和相位噪声之间选择合适的尾电流值，最终设计出一个宽调谐范围、低相位噪声且低功耗的NMOS交叉耦合型压控振荡器。实验结果表明，该VCO的综合指标优良，其最差相位噪声为-112 dBC/Hz@1 MHz，其最好相位噪声为-119 dBC/Hz@1 MHz，功耗为9 mW，实现的覆盖频段的调谐范围为10 GHz～14 GHz。
参考文献
[1] RAZAVI B．模拟CMOS基础电路设计[M]．陈贵灿，译．西安：西安交通大学出版社，2003.
[2] 刘国栋．2.42 GHz宽带低相噪LC压控振荡器设计[J]．电子技术应用，2012，38(1)：51-53.
[3] RAXAVI B．RF microelectronics[M]．Prentice Hall P1R，1998.
[4] LEESON D B．A simplemodel of feedback oscillator noises spectrum[J]．Proceedings of the IEEE，1996,54(2)：329-330.
[5] HAJIMIRI A，LEE T H．Design issues in CMOS differential LC oscillators[J]．IEEE Journal of Solid-State Circuits，1999，34(5)：717-724.
[6] OH N J，LEE S G.11-GHz CMOS differential VCO with back-Gate transformer feedback[J].IEEE Microwave Wireless Component Lett，2005，15(11)：733-735.
[7] Han Yiping，LARSON L E，LIE D Y C.A low-voltage 12 GHz VCO in 0.13 ?滋m CMOS for OFDM applications[C]. Silicon Monolithic Integrated Circuits in RF Systems，2006：379-382.
[8] PARK B，LEE S，CHOI S，et al.A 12-GHz fully integrated cascode CMOS LC VCO with Q-enhancement circuit[J]. IEEE Microwave Wireless Component Lett，2008，18(2)：133-135.
[9] Zou Qiong，Ma Kaixue，YEO K S，et al.Design of a Kuband low-phase-noise VCO using the dual LC tanks[J].Circuits and Systems II：Express Briefs，IEEE Transactions on，2012，59(5)：262-266.