摘 要：介绍了心电图(ECG)的基本工作原理，讨论了干扰ECG信号的因素，以及提高可靠性、实现高精度电气特性的难点。业内标准的ECG架构是采用模拟前端和ADC组合而成的解决方案。MAX11040K同步采样Σ-Δ型ADC提供了一个引人注目的亮点，即其高度集成的解决方案省去了AFE，节省空间的同时降低了系统成本。
关键词：MAX11040K；24 bit ADC；模拟前端；心电图；仪表放大器

电极放置在心脏两侧并紧贴皮肤，心电图仪(ECG或EKG)记录心电信号随时间的变化。ECG显示了代表心肌活动的电极对之间的压差。通过显示屏指示心率信号，便于医生诊断心肌不同部位的微弱信号。
实际ECG信号的幅度只有几毫伏，频率不超过几百赫兹。ECG测量面临诸多挑战：一方面，来自ECG主电源的50 Hz～60 Hz电容耦合干扰强于有用信号；另一方面，身体皮肤的接触阻抗以及传感器之间阻抗的不匹配，会导致较大的偏差并降低共模抑制能力；此外，还要解决接触噪声以及电磁源产生的干扰问题。
多数设计中，利用模拟前端(AFE)提取这些信号，对信号进行放大和滤波，随后采用一个12 bit或14 bit的ADC进行数据采集。本文给出了ECG系统主要AFE组件，并提供了一种高度集成的设计方案，即MAX11040K 24 bit同步采样Σ-Δ型ADC。MAX11040K提供该应用所需的电路，省去了AFE。
AFE单元
模拟前端包含放大器、滤波器及ADC 3个主要元件，如图1所示。典型的ECG设备通常利用AFE进行信号放大、滤波，然后通过一个ADC进行数据采集。

仪表放大器(IA)
仪表放大器(IA)的主要任务是抑制共模信号(通常是50 Hz/60 Hz干扰)。ECG应用需要90 dB甚至更高的共模抑制比(CMRR)以抑制放大电路之前从电源耦合的50 Hz/60 Hz信号。即使采用具有高共模抑制比(CMRR)的IA，不同ECG电极的差异或者是皮肤接触阻抗之间的不匹配仍含产生失调漂移，并会导致CMRR低于所期望的水平。阻抗的不匹配主要源于电极与皮肤的物理接触、排汗和肌肉运动等原因。
随后要考虑的因素是IA的增益，设置IA增益时必需注意避免增益过大导致削波或饱和。
还要注意的是，音频信号与ECG信号不在同一频带。因此，典型的音频放大器和Σ-Δ ADC并不适合ECG应用，这些器件在有用信号频带内存在较高的输入参考噪声。
IA的输入阻抗指标也很重要，因为ECG测量的是微弱信号。推荐选择具有高阻输入的IA，因为较低的输入阻抗会导致较大的信号衰减。
高通滤波器
虽然初始信号只有毫伏量级，通过IA放大5倍或10倍后将上升到几十毫伏。而这个量级的信号也只能覆盖ADC输入量程很小的一部分。例如，一个12 bit ADC具有±4.096 V输入量程，最低有效位(LSB)为2 mV，如果直接采集几十毫伏的信号，就没有足够的分辨率来区分信号和采样噪声。因此，需要对信号进行再次放大，还必须消除直流漂移。常见的AFE电路使用一个高通滤波器，将不希望出现的信号(低频干扰)作为一个负的偏移量反馈(负反馈)到IA输入。
第二级放大
利用IA和高通滤波器消除直流和低频干扰后，再进行第二级放大，提供额外的增益以达到ADC的输入量程。有些设计还添加了一个陷波滤波器，对50 Hz/60 Hz作进一步抑制。
低通/抗混叠滤波器
低通滤波器用来抑制高频干扰，它也作为一个抗混叠滤波器(即阻止任何大于奈奎斯特或1/2采样频率的信号，避免产生ADC混叠)。
为了进一步降低输入共模信号，ECG设计通常还引入一级右腿驱动器，驱动反相共模信号返回人体。为了确保病人的安全，通常利用一个运算放大器和一个限流电阻，确保驱动到人体的是一个非常微弱的信号源。这个屏蔽装置旨在降低ECG探头承载信号的噪声耦合。
总之，ECG应用中的有用信号小于100 mV。考虑到失调和共模信号，通常将其放大到2 V。因此，AFE必须有2 V测量范围，可以辨识低于几百、甚至几十微伏的信号，采样率在1 kS/s左右。
正确的ADC可以减少甚至消除对AFE的需求
AFE设计完成后，有许多ADC能够满足实际应用对分辨率、速率和输入量程的要求。但是，仍要优先考虑具有高分辨率、高共模抑制比(CMRR)及其他优势的ADC，以确保ECG的设计需求。
MAX11040K同步采样、Σ-Δ ADC本身的性能指标即超出了此类应用的最低要求，可以取代系统的大部分功能电路，甚至可以省去AFE，提供了一种更可靠、更小封装、更简便的设计方案。
图2给出了MAX11040K的简单应用，差分输入、高达110 dB的共模抑制比可有效抑制50 Hz/60 Hz电源耦合噪声，由此，MAX11040K可以取代IA的第一个功能。凭借其24 bit分辨率和19 bit无噪声范围，MAX11040K具有足够的分辨率，完全可以捕捉到几个微伏的信号变化。省去了第一级放大器(IA的第二个功能)、第二级放大器和高通滤波器。另外，器件±2.2 V的输入量程也非常适合ECG应用。

MAX11040K的采样率为3.072 MHz(过采样Σ-Δ)，输出数据速率(即有效采样率)可编程，将其设置在64 kS/s～250 S/s，提高了系统灵活性。对于小信号，该器件具有误差平滑功能，采用∑-Δ ADC架构也消除了抗混叠滤波器的需求。
MAX11040K的另外两个功能也非常适合ECG应用，即同步采样和可编程相位延迟。当前世界上流行的是12导联ECG，保持相位的完整性非常重要。每片MAX11040K提供4个差分通道，相当于8个探头。MAX11040K可以最多级联8片器件，支持多达64个通道的同步采样。不仅可以同时对各通道进行采样，而且每个通道的相位也可以编程设置(0～333 μs延时，步长为1.33 μs)。
MAX11040解决方案的测试结果
图3为MAX11040K评估板框图，可用于实际测试评估。该评估板包含两片MAX11040K，配置工作在8通道同步采集。该评估板可以插入PC的USB口，带有存储器和DSP，便于项目开发。

在实验中增加铜箔连通ECG信号，在ADC输入和电极之间串联22 kΩ电阻。130 kΩ的ADC输入阻抗(XIN时钟频率为24.567 MHz)，使得信号出现75%的衰减，如图4所示。测试结果如图5所示，由上至下分别是原始数据时域显示、滤波数据基于Blackman窗的32抽头FIR滤波器、原始和滤波后的数据频域显示，峰值出现在60 Hz。

MAX11040K ADC在不增加成本的前提下提供理想的特性指标。有助于降低研发预算、缩短设计时间、缩小电路板面积并减少系统的元件数量，同时也提高了方案的性能和可靠性。