kaiyun官方注册
您所在的位置: 首页> 可编程逻辑> 设计应用> 基于FPGA的数字脉冲成形技术的研究
基于FPGA的数字脉冲成形技术的研究
来源:电子技术应用2013年第7期
王 敏, 方 方, 曹建宇, 周建斌, 丁卫撑
成都理工大学, 四川 成都610059
摘要:采用FPGA作为主控芯片,实现数字化脉冲成形电路。该数字化脉冲成形电路不仅可以替代传统的模拟滤波成形电路,而且可以减少模拟电路中的白噪声,提高系统的灵活性和稳定性,具有一定的理论意义和实用价值。
中图分类号:TN78
文献标识码:A
文章编号: 0258-7998(2013)07-0087-02
Study of digital pulse forming technology based on FPGA
Wang Min, Fang Fang, Cao Jianyu, Zhou Jianbin, Ding Weicheng
Chengdu University of Technology, Chengdu 610059, China
Abstract:In this paper, FPGA is used as the master chip, to achieve the digitized pulse shaping circuit. The circuit not only can replace traditional analog filtering shaping circuits, but also to reduce the introduction of white noise in the analog circuitry to improve the flexibility and stability of the system, has some theoretical significance and practical value.
Key words :FPGA; high speed ADC; trapezoidal shaping; digitized; filter

传统伽马能谱测量系统由探测器、前置放大器、主放电路、脉冲甄别电路、峰值保持电路、ADC采样和微处理器等组成。由于这类模拟多道能谱仪主要采用模拟电路实现,因此系统开发周期长,抗干扰能力弱,受温度影响大,系统灵活性较差,无法解决脉冲堆积、脉冲计数率较低、A/D转换存在死时间等问题[1]。而数字伽马能谱测量系统主要由探测器、前置放大器、主放电路、高速ADC采样电路、FPGA控制部分组成。由于采用高速ADC进行脉冲采样,因此电路不存在死时间,并且能保证在每个有效脉冲宽度内有上百个采样点[2-3]。同时由于采用FPGA作为主控芯片,可以在控制ADC进行高速采集的过程中同步实现数据缓存、脉冲滤波、脉冲成形、幅值分析、能谱计数等功能[4]。系统处理速度快,实时性强,灵活性强,稳定性强,抗干扰能力强,受环境影响较弱,并且系统升级非常方便。

1 数字成形电路设计
1.1 ADC电路设计

本设计选择ADI公司的AD9240,这是一款高精度高速低功耗ADC,采样率为10 MS/s,分辨率为14 bit,采用单电源+5 V供电,最高功耗为285 mW。
ADC驱动电路如图1所示,0~5 V的输入信号通过由运放U1组成的阻抗匹配电路输入到ADC的正向输入管脚,运放U1采用单电源供电。ADC的差分负向输入管脚通过电阻RS接入参考电压输出管脚。参考电压选择管脚接地,即选择芯片内部参考电压。

本文中的FPGA采用Altera公司的EP3C25Q24芯片,此芯片逻辑块总数为24 624个,内部存储区空间为608 256 bit,I/O口为149个,内含132个9位乘法器和4个锁相环(PLL),内核采用1.2 V供电。
本系统采用Altera公司推出的QuartusII软件,利用VerilogHDL语言完成设计。通过逻辑框图的形式实现内部各子模块间的电气连接,
 由于FPGA无法进行大规模数学运算,因此,在本文中采用算法相对简单、乘除法运算次数相对较少的递归法进行数字脉冲处理。
设计过程中,首先通过FPGA与高速ADC实现示波器的功能,即实现原始脉冲信号的在线采集,如图3所示,并保存到数据文件。然后对采集到的脉冲数据进行MATLAB仿真处理,得到图4所示的结果。

由图4可以看出,该梯形成形算法除了能进行脉冲成形外,还具有低通滤波和对脉冲信号判弃的功能。在本文中将PC机中的脉冲数据文件导入到FPGA创建的RAM里面,并通过梯形成形模块对原始脉冲进行成形滤波处理如图5。

图6所示为幅值分析模块,实现梯形成形算法后对脉冲峰值的提取和对非脉冲峰值的判弃。同时幅值分析模块还实现输出双口RAM调度时钟的功能。
2 电路测试
利用本电路分别配合NaI探测器,测137Cs+241Am源,获得了谱线图,并通过测试窗口显示出来,如图7所示。

本文针对γ射线测量领域中的高速数字化能谱测量系统,以FPGA作为主控芯片,采用高速ADC进行实时采样,实现核信号的高速采集与分析处理。选择数字梯形成形滤波算法,既能实现脉冲抗堆积,又能实现数字滤波等功能。本文设计过程中查阅大量中英文资料,进行过多次软件仿真与系统测试,最终得到了较理想的效果。
参考文献
[1] 周建斌. 通用型低能高灵敏X荧光分析仪的研制[D].成都:成都理工大学,2008.
[2] 王敏.数字核能谱测量系统中滤波与成形技术研究[D].成都:成都理工大学,2012.
[3] 肖无云,魏义祥,艾宪芸. 数字化多道脉冲幅度分析中的梯形成形算法[J].清华大学学报(自然科学版),2005,45(6):810-812.
[4] ORITA T, TAKAHASHI H. A new pulse width signal processing with delay-line and non-linear circuit(for ToT)[J].Nuclear Instruments and Methods in Physics Research A.(2011) S24-S27.

此内容为AET网站原创,未经授权禁止转载。
Baidu
map