kaiyun官方注册
您所在的位置: 首页> 模拟设计> 设计应用> 基于AD9978A双通道的CCD相机设计
基于AD9978A双通道的CCD相机设计
来源:电子技术应用2013年第3期
黄 涛1,2,廖 胜1,韩维强1
1.中国科学院光电技术研究所,四川 成都610209; 2.中国科学院大学,北京100049
摘要:基于ADI公司的双通道、14 bit串行输出图像预处理芯片(AFE)AD9978A设计了一套CCD黑白数字摄像机电路系统。系统采用Dalsa公司的1 024×1 024帧转移面阵CCD FTT1010M作为图像传感器,采用专用集成芯片DPP2010A作为时序发生器,以FPGA 为控制核心,并应用LVDS接口完成图像输出。针对CCD双通道输出时通道间存在的不均匀性问题,使用AD9978A在电路上给出了改进,并系统研究了该芯片复杂的寄存器配置问题。经验证,该系统能在不添加任何均匀性校正算法的情况下,输出均匀性良好的双通道图像。
中图分类号:TN492
文献标识码:A
文章编号: 0258-7998(2013)03-0057-04
Dual channel CCD digital camera circuit design based on AD9978A
Huang Tao1,2,Liao Sheng1,Han Weiqiang1
1.Institute of Optics and Electronics,Chinese Academy of Sciences,Chengdu 610209,China; 2.University of Chinese Academy of Sciences,Beijing 100049,China
Abstract:A set of CCD monochrome camera circuit is designed based on ADI Company′s dual channel,14 bit HD image signal processor with precision timing core AD9978A. The system adopts the Dalsa Company’s 1 024×1 024 frame transfer array CCD FTT1010M as the image sensor and a special integrated chip DPP2010A as the PPG,and applies FPGA as the core of the system controller and the LVDS interface to complete the image output. According to the problem of nonuniformity between each channel after the transmission of the CCD dual channel output, the circuit is improved by using AD9978A. And the complex register allocation of this chip has been studied. After verification, the image performs good uniformity with the system in the case of none adding algorithm of nonuniformity correction.
Key words :CCD;dual channel;AFE;image uniformity

CCD(Charge Coupled Devices)以其高灵敏度、较宽的动态范围以及较高响应速度,成为当前的主流图像传感器之一。以CCD为核心的图像处理系统包括CCD阵列、模拟前端AFE(Analog Front End)和数字处理模块,其中模拟前端是实现前端CCD原始图像模拟输入信号到后端数字处理信号转换的关键环节,其性能直接决定了系统成像的图像质量。本文以ADI双通道、14 bit串行输出高速图像预处理芯片AD9978A为AFE设计了一套CCD黑白数字摄像机,在提高数据传输和处理速率的同时,保证图像的均匀性。

1 系统的设计与实现
1.1 系统电路组成

系统电路主要由CCD芯片、驱动电路、可编程脉冲发生器PPG(Programmable Pulse Generator)、前端处理电路(Front End)、FPGA、EPLD、LVDS接口电路和二次电路等部分组成,如图1所示。


系统以FPGA为核心,协同可编程脉冲发生器产生主时钟以及各种时序信号,经由时钟驱动、控制前端处理电路将CCD输出的模拟信号进行模拟前端放大、相关双采样及增益控制(VGA)后完成A/D转换,产生的14 bit采样数据以串行LVDS信号输出至FPGA进行图像输出信号合成,最后由EPLD完成图像输出信号的转发。
1.2 系统的具体实现
1.2.1 CCD芯片

系统采用Dalsa公司的1 024×1 024帧转移面阵CCD FTT1010M[1]作为图像传感器。该芯片由成像区(Image Section)和存储区(Storage Section)组成。有两种输出模式:一种是单通道(左端W)输出,其特点是所需A/D资源少,所成图像无需拼接,但是速度慢;另一种是双通道(左端W,右端X)输出,其特点是速度快,但需双路A/D资源,且成像需要拼接。
1.2.2 模拟前端处理电路(AFE)
由于CCD输出的是带有暗电流噪声影响和输出放大器复位脉冲串扰的模拟信号,因此必须进行图像处理才能为后续电路使用。本系统选用ADI公司的AD9978A[2]作为图像预处理芯片,它采用双通道技术,同步进行包括相关双采样(CDS)、增益控制(VGA)、A/D转换的CCD信号处理流程,并使用LVDS串行输出方式输出;自带精确时钟控制核心,不仅为CDS提供了数据采样时钟和保持时钟,更为整个CCD信号处理部分提供了同步时间序列,其结构如图2所示。


1.2.3 可编程脉冲产生器(PPG)
可编程脉冲产生器采用Dalsa公司推出的专用芯片DPP2010A[3],主要用于产生CCD所需的水平转移时钟、复位信号以及前端处理器所需的主时钟AFECLK。它是一款可为Dalsa公司的全帧和帧转移图像传感器提供高频脉冲的可编程IC。当系统采用不同型号的CCD来产生不同时序时,其完全的再编程能力使得不必对硬件进行重新设计,只需重新编写配置文件写入器件即可。
1.2.4 系统控制器
作为整个CCD相机的核心部分,系统控制器选用Xilinx Spartan3系列的XC3S400。该芯片拥有40万个逻辑门,包含5个基本可编程功能结构:可配置逻辑块(CLBs)、输入输出部件组(IOBs)、块RAM、乘法块以及数字时钟管理模块(DCM),主要用于产生主时钟、CCD的成像区和存储区垂直驱动时钟以及对串行A/D数据的解调,并能提供图像预处理的功能。
1.2.5 LVDS接口电路
LVDS接口电路主要由EPLD和串行调制解调器组成。EPLD主要用于产生LVDS芯片时钟,并完成接口控制命令解析和转发的功能。该部分选用Xilinx公司的XCR3128为核心,搭配NS公司的DS92LV1021和DS92LV1210对控制命令、图像数据和同步信号进行调制解调。
2 AD9978A的性能分析
双通道技术是在图像传输和数据处理过程中,将图像分成左、右独立的两块,利用两个相同的通道分别取址传输,以达到提高传输速率和数据处理速率的目的。
传统AFE芯片只设计了单通道,要实现双通道技术,需要两片同类型芯片并联工作。但是,由于工作环境和外围硬件电路本身条件均不能保证相似性,会产生较明显的整体亮度和反差不一致, 影响图像拼接效果。AD9978A采用双通道技术,在硬件上保证了双通道传输过程中的工作环境,如工作温度等的大体一致,同时内部时钟控制核心系统保证了数据处理过程中的同步性。因此,在一片芯片上即可实现双通道数据传输和数据处理,以提高传输速率和处理速率。
2.1 AD9978A外围电路分析
AD9978A的外围电路如图3所示,共有3.3 V和1.8 V两种供电电压,其中模拟电源(AVDD)、数字电源(DVDD)和LVDS驱动电源必须由同一个1.8 V电压供应,而接口电源(IOVDD)则需要供应3.3 V。AVDD与AVSS之间需通过去耦电容接地,以达到去除纹波、抗干扰的效果。
在布线时, LVDS信号线需远离主时钟(CLI)以防止串扰;同时,每对LVDS信号线之间也要尽可能远离,以免产生寄生电容。
2.2 AD9978A寄存器功能分析
AD9978A拥有强大的寄存器集合,能满足用户希望方便可调前端处理功能的需求,其配置流程图如图4所示。配置时,所有寄存器必须遵循严格的先后顺序。
(1)Soft Reset:需对所有内部寄存器进行软复位设置,在这一过程中需延迟一段时间以保证复位成功。



本设计以AD9978A为主要研究对象,采用专用集成芯片构成了CCD驱动电路。经实验证明,AD9978A在双通道图像处理上提供了较好的均匀性(在半饱和度情况下,非均匀性低于1.9%)。为了得到更高质量的图像,还需添加去光晕等图像处理算法。由于AD9788A最大可处理14 bit数据,本设计仅采用低10位数据,系统具有很宽的可调动态范围。
参考文献
[1] Datasheet Archive.FTT1010M 1M frame transfer CCD image sensor[Z].Canada:DALSA Professional Imaging,2007.
[2] Datasheet Archive.AD9978A dual-channel,14-bit HD image signal processor with precision timing core[Z].USA:ADI,2008.
[3] Datasheet Archive.DPP2010A HF pulse pattern generator[Z].Canada:DALSA Professional Imaging,2008.

此内容为AET网站原创,未经授权禁止转载。
Baidu
map