近年来，随着电子产品的日益复杂化和多样化，对稳压电源的要求不断提高，促使稳压电源向高稳定性、高集成度和低功耗等方向发展。而低压差（LDO）稳压器由于其结构简单、成本低、功耗低等优点，在便携式电子产品(如笔记本电脑、手机和PDA等)中得到了十分广泛的应用[1-2]。

当LDO的电源电压或负载有一个快速的变化时，输出电压会有一个短暂的尖峰脉冲，此尖峰脉冲会导致大多数的电路工作不稳定，因此，改善电路的瞬态性能十分重要[3]。传统的LDO结构中，电路多使用单级误差放大器，这种结构从输出电压发生变化到反馈给误差放大器做出调整有一定的迟滞，导致输出产生尖峰脉冲。为了减小迟滞时间、改善瞬态性能，设计了一种采用米勒补偿的两级误差放大器结构，第一级主放大器决定LDO的主要性能参数，第二级放大器对输出瞬变做出快速响应，从而改善电路的瞬态响应性能。这种结构无需片外电容，芯片面积小，可在片上集成。
1 工作原理与性能分析
图1为传统的LDO结构，主要由带隙基准源、误差放大器、功率调整管和反馈网络等四部分组成。基准源给误差放大器提供一个基准电压，电阻反馈网络将输出电压分压后反馈给误差放大器，放大器将基准电压和反馈电压比较后的差值进行放大后输出作为调整管的栅极电压，改变调整管的电流，进而调整输出电压，使输出电压保持恒定。输出电压的表达式为VOUT=VREF(1+Rf1/Rf2)，当基准电压确定后，输出只与反馈电阻有关系。因此，可通过改变反馈电阻的比值来改变输出电压的大小，实现多值输出。

传统的LDO结构采用ESR(Equivalent Series Resistance)补偿，CL是输出端外接的大电容，RESR为串联等效电阻，利用CL与RESR产生的零点对电路中的第一非主极点进行补偿，使电路达到稳定[4]。这种补偿方式需要电容和电阻的取值在一定的范围内才能使环路稳定。而电阻值容易受到环境温度和工艺等因素的影响，所以补偿不精确，环路稳定性较差[5]。且补偿电容需大面积片外电容，使得芯片面积较大，不能满足高集成度的要求。
本设计针对传统结构的诸多缺点做了有效的改进。如图2所示，设计了一种两级误差放大器结构的LDO线性稳压器。主放大器A1是标准的折叠式共源共栅放大器，这种结构使电源抑制特性和输入共模范围得到改进[6]，它决定了LDO的主要性能参数，用来确保LDO的良好性能；放大器A2是一个快速放大器，其结构如图3所示，只有增益级和一个AB类输出级，主要对LDO输出电压进行监控，AB类放大器可缩短充电时间[7]，以快速响应瞬变，进而进行调节。

当需供电电路在不同模式之间切换时，负载电流会有一个快速的变化，从而导致输出电压改变，直到调整管调节此变化使输出稳定。使用图1所示的单级误差放大器时，从输出电压发生变化到误差放大器做出反应的过程中，由于需要对寄生电容进行充电，因此将有一定的延迟效应。延迟效应会使输出电压有一个尖峰脉冲，因此减小延迟时间可使输出瞬变减小。在图2所示的电路中，使用两级误差放大器串联的方式可有效改善这一性能。当负载电流发生变化时，输出电压的变化通过R2反馈到快速误差放大器A2，与前一级的输出相比，它不需很大面积的调整管，因此寄生电容较小。可对寄生电容进行快速充电，对输出电压的变化做出快速响应，从而缩短延迟时间、减小尖峰脉冲电压，因此可以改善它的负载瞬态响应性能。当LDO达到稳态时，它的输入差值为零，所以不改变整体性能参数。同时，这种结构不需要使用大宽长比的功率调整管就可以达到较高的负载电流能力，可有效减小芯片面积。
运用米勒补偿方法对电路进行补偿，通过在输出级与第二级跨导的输入级之间跨接一个电容来实现，如图2所示。在前馈通路中加入一个电阻与补偿电容串联，增大补偿电路在高频时的阻抗值，从而减小前馈电流，使得右半平面的零点推至高频处，甚至消除，留下一个左半平面的零点，以增加环路的相位裕度[8]。
2 整体电路设计与性能仿真
2.1 整体电路设计
如图4所示，LDO的核心电路主要由偏置电路、一级误差放大器、功率调整管、二级误差放大器等四部分组成。偏置电路通过电流镜为整个电路提供偏置电流，保证静态工作点；一级误差放大器采用折叠式共源共栅结构，具有增益高、摆幅大、速度高等优点；功率管选用PMOS管，利于增大负载电流；第二级误差放大器采用快速放大器，对输出电压的变化做出快速的调节。

2.2 电路性能仿真
基于SMIC 0.18 μm CMOS工艺设计了一种电源电压为5 V、输出为1.8 V的LDO稳压器电路，芯片面积为150 μm×105 μm。对电路进行仿真，如图5所示。当温度从-40 ℃到125 ℃变化时，输出电压的温度系数为10×10-6/℃，可见输出电压随温度变化很小。电路的静态电流为37 μA，可实现低功耗供电。
图6所示为LDO在负载电流为45 mA、频率从0.1 Hz到100 MHz变化时的幅频和相频特性曲线。当相位裕度大于60°时，环路可达到稳定，相位裕度越大，环路稳定性越好，但时间响应减慢[9]。因此，应在稳定性和响应时间之间做折中考虑。从图中可以看出，环路的相位裕度为74°，单位增益带宽为4 MHz，环路可达到很好的稳定性。

LDO的线性和负载瞬态响应特性曲线如图7所示。图7(a)为线性瞬态响应特征曲线。从图中可看出，当输入电压从4.5 V到5.5 V变化时，输出电压变化仅为48 mV左右；图7(b)为负载瞬态响应特性曲线，从图中可看出，当负载电流从0 mA到60 mA变化时，输出电压变化仅为5 mV左右。因此，本结构瞬态跳变远小于其他电路结构。

本文设计了一种米勒补偿的两级误差放大器结构的LDO线性稳压器，通过两级误差放大器串联结构缩短输出变化与放大器反应之间的延迟时间，改善输出电压的瞬态响应特性。同时，采用电阻与补偿电容串联的米勒补偿方式对环路进行补偿，增加环路的稳定性。SMIC 0.18 μm CMOS 工艺下的仿真结果表明，电路的整体版图面积为150 μm×105 μm，环路的相位裕度为74°；电源电压从4.5 V到5.5 V变化时，线性瞬态跳变为48 mV；负载电流从0 mA到60 mA变化时，负载瞬态跳变为5 mV，远小于一般单级误差放大器结构LDO的瞬态特性；且电路的静态电流为37 μA，实现了低功耗供电。
参考文献
[1] RINCON-MORA G A，ALLEN P E.A low-voltage，low quiescent current，low drop-out regulator[J].IEEE Journal of Solid-State Circuits，1998，33(1)：36-44.
[2] AL-SHYOUKH M，LEE H，PEREZ R.A transient-enhanced low-quiescent current low-dropout regulator with buffer impedance attenuation[J].IEEE Journal of Solid-State Circuits，2007，42(8)：1732-1742.
[3] STRIK S，STRIK V.Low quiescent current LDO with improved load transient[C].International Biennial Baltic Electronics Conference，Tallinn，Estonia，2008.
[4] SIMPSON C.Linear regulators：theory of operation and compensation[Z].National Semiconductor Application Note 1148，2000.
[5] MILLIKEN R J，SILVA-MARTINEZ J，SANCHEZ-SINENCIO E.Full on-chip CMOS low-dropout voltage regulator[J]. IEEE Transactions on Circuits and Systems，2007，54(9)：1879-1890.
[6] 毕查德·拉扎维.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2003.
[7] LEUNG K N，MOK P K T.A capacitor-free CMOS lowdropout regulator with damping-factor-control frequency compensation[J].IEEE Journal of Solid-State Circuits，2003，38(10)：1691-1702.
[8] ALLEN P E，HOLBERG D R.CMOS模拟集成电路设计[M]. 北京：电子工业出版社，2005.
[9] 何乐年，王忆.模拟集成电路设计与仿真[M].北京：科学出版社，2008.