电荷耦合器件CCD(Charge Coupled Device)是20世纪70年代发展起来的一种开云棋牌官网在线客服集成光电器件。与其他开云棋牌官网在线客服光电器件相比，CCD具有噪声低、灵敏度高、分辨率高等优点，目前被广泛应用于天文观测、航天遥感遥测和工业控制等领域[1]。然而，作为一种图像传感器，CCD的输出信号为模拟信号，其中总是会混杂各种噪声。为提高图像质量，需要对各种噪声源及其抑制方法进行研究[2-3]，本文主要对经由信号处理电路的偏置漂移进行研究并提出校正方法。

1 偏置漂移的产生
1.1 信号处理电路
CCD信号处理电路如图1所示，CCD输出信号经过前置放大、相关双采样、减法电路、可变增益放大和模数转换后输出数字图像。FPGA从模/数转换器ADC接收有效像元和暗像元的量化值，并对暗像元的值进行滤波等处理后更新数/模转换器DAC的值。

相关双采样电路采用Analog Devices公司的AD9823芯片，其基于反馈的箝位电路可以将信号中的残留偏压消除掉，输出“伪差分”信号(OUTPUT、REFOUT)。
1.2 减法电路
为了增加信号的动态范围，需要把参考输出(REFOUT)从芯片输出(OUTPUT)中减去。减法电路中用到的运算放大器存在温度漂移及失调电压，这在输出图像上表现为偏置随时间漂移，如图2所示。

从图2可以看出，随着时间的增加，图像的偏置漂移可达到100个码值以上(量化AD分辨率为12 bit)。一般采用两种方法来减小这种影响：(1)选用低温漂、低失调电压的运算放大器，并选用低温漂的电阻。但这样不仅会大大增加电路的成本，而且也不能从根本上解决问题。(2)加补偿电路，但会增加调试的难度并需要经常校准。为克服以上缺点，采用如图1所示结构的偏置漂移校正电路。其中FPGA完成暗像元量化值的处理工作，并根据校正算法给出数/模转换器的配置值。
因为相关双采样芯片将信号零电平箝位至暗像元电平，所以对暗像元来讲，相关双采样芯片的输出OUTPUT与REFOUT相等，设其值均为VBIAS。数/模转换器的输出为VIN-，运放的失调电压为VID，运放的温漂电压为VT(t)，信号处理链路中引入的噪声为Vnoise，可变增益放大器的增益为AV。由于采用了12 bit的ADC，其量化噪声[4]可以忽略。在偏置没有漂移的情况下，暗像元的量化值VFLXD应满足：

由式(3)可知，如果FPGA直接将VIN-的值实时配置给数/模转换器，则由于Vnoise的存在，会使得图像的邻近行偏置不一样。为了让图像有较好的稳定性(即在正常显示图像时)，不会看到图像各行出现因频繁的偏置漂移校正引起(如图3所示)的条纹状现象，需要对暗像元的量化值VFLXD进行低通滤波。

2 滤波器设计
有限冲击响应FIR(Finite Impulse Response)数字滤波器因具有精度高、有严格的线性相位等优点被广泛应用[5]。与通用DSP相比，FPGA器件应用于数字信号处理时速度更高，成本更低，更加灵活。使用Matlab和Xilinx 公司的开发套件ISE可以快速高效地设计两种低通滤波器。
N阶FIR数字滤波器可以用差分方程来描述，即：

其中，y(n)是滤波器输出信号，h(i)是滤波器的系数，x(n)是滤波器输入信号。
2.1 窗函数法设计FIR低通滤波器
低通滤波器设计指标的选取：当滤波器阶数过高(大于40阶)时，会消耗大量的FPGA资源，而滤波器阶数过低时又不能达到预期的滤波效果。综合考虑，取滤波器阶数为30阶、采样频率为1 kHz。因为温度变化造成影响的周期在数秒的量级，故取截止频率为0.1 Hz。选择主瓣和旁瓣比例可调的 Kaiser窗，取Beta值=0.2。
使用Matlab2010a的FDATool(Filter Design & Analysis Tool)工具和ISE10.1的AccelDSP数字信号处理软件联合设计滤波器，使得设计更加简洁、精确、可靠[6]。
使用Matlab软件计算低通滤波器的系数h(i)，得到滤波器的输入、输出功率谱密度PSD(Power Spectral Density)如图4所示。从图中可以看出，输入信号中在25 Hz以上的频率成分的能量值衰减超过一半。

将浮点h(n)转化为FPGA可以处理的定点数，对得到的定点低通滤波器进行仿真，得到其输入、输出功率谱密度如图5所示。从图中可以看出，输入信号中在25 Hz以上的频率成分的能量值衰减超过一半。

3 校正方案及实验结果分析
3.1 阈值M的选取
一旦暗像元的处理值大于或等于阈值M时，FPGA就会重新配置DAC。
设DAC分辨率为ΔVDA、ADC的分辨率为ΔVAD、可变增益放大器VGA(Variable Gain Amplifier)的增益为AV，取阈值：

对8位图像，由以上分析可知，当VGA的增益较小时(小于4)，通过控制DA完全可以将MLS控制在对图像无任何影响的范围内；当VGA的增益较大时，对MLS的控制能力稍弱，此时可以通过增加DAC的精度(换成12 bit的DAC)或者减小DAC的参考电压来提高性能。
3.2 DAC调整周期的选取
因为FIR滤波器存在延时，本设计的滤波器延时为32个采样时钟周期(即32 ms)，所以不能对偏置漂移进行实时校正，否则在达到阈值时图像灰度值会出现剧烈的变化。故校正周期Tr＞32 ms。
温度等外界环境一般不会剧烈变动，所以Tr的值可以取得稍大以减小随机噪声的影响。但Tr越大对温漂等的抑制能力就越弱，所以Tr不能太大。综上取Tr=100 ms。3.3 实验结果分析
本实验使用dalsa公司的高速线阵CCD IL-P3-B，信号处理电路如图1所示。实验条件为：行频1 kHz，截取系统上电1分钟～2分40秒之内的数据，外界环境为室温(25 ℃)，VGA增益约为1.8倍。
分别在以下三种条件下获取暗像元的量化值和DAC的配置值：(1)不加滤波对偏置漂移校正(如图7)；(2)加入FIR低通滤波对偏置漂移进行校正(如图8)；(3)加入均值滤波对偏置漂移进行校正(如图9)。

图7、图8和图9中，上方的浅色曲线是暗像元的值(即VFLXD)，深色曲线是对VFLXD进行相应滤波处理后的值。可以看到，对图像偏置漂移进行校正后，偏置被很好地控制在10个码值以下。

图7、图8和图9中下方的曲线是FPGA给DAC的配置值(即VIN-)。可以看到，在同一时间内，不加滤波对
偏置漂移进行校正时，校正的次数为16次，远远多于FIR低通滤波的1次和均值滤波的2次。而短时间内过多的配置会使得图像出现如图3所示的条纹状现象。
总之，本设计的FIR低通滤波和均值滤波都可以达到预期要求。其中FIR低通滤波器能更好地滤除噪声，使偏置漂移校正更准确；而均值滤波器消耗的FPGA资源更少，也更容易实现。
针对传统CCD相机偏置漂移校正方法的不足，本文提出了一种基于反馈的近实时偏置校正方法，并对此方法进行了实验验证。该方法能够及时对偏置漂移进行校正，保证图像不会出现由漂移产生的条纹状现象。由于引入模块化的设计方案，后期可以通过更换性能更好的器件或者更佳的滤波算法获得更好、更迅速的偏置漂移校正效果。
参考文献
[1] 牟研娜，王鹏，尹娜.CCD信号采样位置选取方法的研究[J].航天返回与遥感，2011，32(1)：45-50.
[2] 佟首峰，阮锦，郝志航.CCD图像传感器降噪技术的研究[J].光学精密工程，2000，8(2)：140-145.
[3] 李云飞，司国良，郭永飞.科学级CCD相机的噪声分析及处理技术[J].光学精密工程，2005，13(增刊)：158-163.
[4] 徐桂芝，张慧芬，桑在中.超高速模数转换器AD9224及其应用[J].2002(4)：48-50.
[5] 饶知.基于FPGA的高效FIR滤波器设计与实现.电子元器件应用[J].2011，13(1)：6-9.
[6] 田耕，胡彬.FPGA开发指南：逻辑设计篇[M].北京：人民邮电出版社，2008：302-309.