根据交流接触器的工作原理，当交流接触器处于吸持的状态时，交流电流通过交流接触器的线圈会消耗一定的能耗。例如，一台CJ20-250A的交流接触器，按1天工作8 h，1年工作300天计算，年耗电量为156 kW·h。由于我国正在运行的大、中容量交流接触器数量很大，累计起来年耗电量非常惊人[1]。因此，交流接触器的节能技术具有非常大的经济效益和社会效益。目前市场上已有的交流接触器节能运行方案很多，但是节能技术的推广面比较小，普及率不高。出现这种情况的原因主要有：有的节能附加装置要占用或者调整接触器的辅助触头；有的节能方案还不够完善，可能会降低交流接触器的工作可靠性、性能指标以及使用寿命[2]。

    交流接触器的节能技术之一是使接触器在直流方式下运行，这样不仅节省电能，还能显著降低噪声和温升，而且能够延长交流接触器的寿命。
    在这样的背景下，本文设计了一款采用改变占空比自转换式方案的交流接触器节能专用芯片ZDLX。此节能方案具有体积小、成本低、节电效果好，并且不需要占用接触器的辅助触头，可以轻易地对已有的传统交流接触器进行改造；能使量大面广的机电产品降低能耗，具有很好的经济和社会效益。因此ZDLX芯片具有推广应用的价值。
1 交流接触器节能的基本原理
    交流接触器基于“通电吸合，带电保持，断电释放”的工作原理，其控制方式一般采用交流电流控制。交流接触器在正常工作时，交流电通过接触器线圈，不仅存在铜损而且存在铁损。一方面，交流接触器的线圈一般都是铜线，这些铜导线具有一定的电阻，电流流过线圈的电阻会消耗一定的功率，这部分损耗往往变成热量而消耗，即称这种损耗为“铜损”。铜损由线圈电流决定，占总能耗的30%左右；另一方面，线圈通交流电后所产生的磁通在铁心流动，因为铁心本身也是导体，在垂直于磁力线的平面上就会产生感应电势，这个电势在铁心的断面上形成闭合回路并产生电流，好像一个旋涡（称为“涡流”）。这个“涡流”使接触器的损耗增加，并且使接触器的铁心发热导致温度升高。由“涡流”所产生的损耗称为“铁损”，铁损占总能耗的70%左右。
    交流接触器节能的基本原理是将其电磁系统的交流运行方式改为直流吸合，即直流吸持的工作方式。同时交流接触器具有强激磁吸动和弱激磁吸持的特性。所谓强激磁吸动，就是要使交流接触器的触头从断开到吸合，必须要有强磁场的作用。而弱激磁吸持是指一旦接触器的触头吸合，只需较弱的磁场就能使接触器的触头保持吸持状态。因此，可以使线圈先流过大电流使接触器吸合，吸合后通过小电流让接触器保持在吸持状态。从而让交流接触器在吸持状态实现节能的目的。
    改变占空比自转换式节能器的节能是通过改变芯片输出脉冲的宽度来实现的。在吸合阶段，调节输出脉冲为宽脉冲得到高吸动电压，从而使交流接触器安全可靠地吸合。吸合后，节能器再将输出脉冲转换成足以维持吸合的窄脉冲，从而维持低电压，以达到节能的目的。改变占空比自转换式节能器的基本信号处理流程为：交流电源经二极管半波整流转换成直流后直接供电给操作线圈，使接触器电磁系统强激磁吸动；然后经一段时间的延时后由变换器自动转换为窄脉冲宽度的脉冲信号来控制线圈的接通和关断，使线圈上的电压成为10 V以下的脉冲电压，从而实现交流接触器吸持状态的低电能消耗的目的[3-5]。

2 芯片设计
    ZDLX节能专用芯片的系统框图如图1所示。芯片采用数模混合设计方法。模拟部分主要作为辅助电路、接口电路、时钟信号产生及信号的前端处理，主要包括电源模块、缓冲模块、振荡器模块、基准模块以及上电复位电路[6-8]。而数字部分主要作用是对外部信号进行基于某种算法的处理，产生所希望的控制信号。数字部分的模块主要包括分频电路、延时模块、脉宽调整模块、信号合成模块以及输出缓冲模块[9]。

    模拟电路模块主要功能是产生一个稳定的时钟脉冲信号以及上电复位信号。时钟脉冲信号发给数字电路作为时钟基准，而上电复位信号则在上电开始时对输出清零。数字电路的功能是通过脉宽调整模块将输入的10 ms脉宽的工频方波信号处理为脉宽为1.5 ms的工频方波信号。延时模块将上电复位信号延时130 ms后作为信号合成模块的控制端，最后通过输出缓冲电路输出信号。因此电源电压上电后，芯片先输出周期为20 ms、脉冲宽度为10 ms的工频方波信号，然后经过130 ms延时后输出经脉冲宽度调整电路输出的脉冲宽度为1.5 ms的工频方波信号。
    图2是芯片的整体功能仿真图。图中，IN曲线是周期为20 ms、脉冲宽度为10 ms的输入工频方波信号，SUPPLY为芯片的电源电压曲线，RESET为模拟部分上电复位电路产生的上电清零信号。从图中可以看出，当芯片的电源电压上升到约3.8 V以上时，芯片内部的清零信号RESET输出高电平，在接着的130 ms时间内芯片输出脉冲宽度为10 ms的工频波形信号。130 ms后,SELECT输出为低电平，芯片接着输出脉冲宽度为1.5 ms的脉冲波形。而当电源电压突然降低到3.8 V以下时，RESET输出为0,芯片输出也为0。而当电源电压恢复到正常电压时，芯片输出重复正常上电后的输出信号。因此，芯片同时能够实现在电源电压降低到一定值时输出清零、而当电源电压正常时正常输出的功能。

3 芯片的外围电路及工作原理
      结合图3的芯片外围应用电路图和图4的节能器工作波形示意图以及节能器的工作原理如下：220 V交流电源接到AC1和AC2之间，交流电通过整流二极管进行半波整流，整流后交流接触器一端的E点电压如图4所示。整流后的电压通过R2、R3及稳压管D3分压后得到周期为20 ms、脉冲宽度为10 ms的工频方波信号，将这个方波信号输入到芯片的信号输入端signal。整流后的电压同时经过降压电阻R1、稳压二极管D4及滤波电容C1和C3得到一个稳定的5 V电源电压给ZDLX芯片进行供电。芯片的输出直接接可控硅的控制端，因此芯片在上电后先输出周期为20 ms、脉冲宽度为10 ms的工频方波信号，此时由于可控硅在正半波完全导通，因此流过交流接触器上的直流电流非常大，使接触器铁芯的吸力也很大，从而很快实现了交流接触器的吸合。当交流接触器上电吸合130 ms以后，ZDLX芯片Out输出周期为20 ms、脉冲宽度为1.5 ms的工频方波信号。由于此时晶闸管的导通时间变得更短，放电时间更长，而且当Out处于高电平时，E点对应的电压已经不大，经过占空比较小的脉冲宽度时间的充电，线圈电流也不会增大很多，从而使电流峰值处在一个较低的值。此时线圈电流Ij处于小电流状态，维持交流接触器触头的闭合。由于线圈上的电流很小，因此节能器实现了降低交流接触器的功耗的目的，同时也降低了交流接触器的线圈噪声和温升，对交流接触器的主电路具有保护功能，可延长交流接触器的使用寿命。

4 芯片测试结果
    本芯片采用无锡上华的0.5 ?滋m混合信号CMOS工艺流片[10]。包括输入输出PAD和内核，芯片的尺寸为0.73 mm×0.62 mm，总面积为0.5 mm2，芯片总电流为400 ?滋A。由于电源电压为5 V，因此功耗为2 mW。
    图5是芯片上电后的输出波形。如图所示，芯片上电后130 ms内输出脉冲宽度为10 ms的工频方波信号(图5中虚线前６个脉冲)，然后再输出脉冲宽度为1.5 ms的工频方波信号（图5虚线后面脉冲），输出信号满足设计的要求。

    GB 14048.4-2003《低压开关设备和控制设备机电式接触器和电动机起动器》规定：接触器释放和完全断开的极限值是其额定控制电源电压U(220 V)的10%～75%(直流)，即10%U适用于完全断开的上限值，75%U适用于保持闭合的下限值[12]。根据外围电路的设计，当外部交流电源为75%U以上时，芯片电源电压大于4 V；当外部交流电源在10%U以下时，芯片的电源电压低于3.5 V。因此，芯片必须实现当电源电压下降到3.5 V以下时，芯片输出为0；而电源电压在4 V以上时芯片正常输出。图6是芯片在电源电压降低后的输出波形图。如图所示，芯片电源电压为5 V时，芯片输出窄脉宽方波信号；当电源电压下降到3.76 V以下时，芯片输出低电平；而当电源电压再升高到3.76 V以上后，芯片正常输出。芯片实现了在电源电压下降到大约3.8 V时输出低电平，并在电源电压恢复到正常值时输出正常。因此芯片在低电源电压下具有保护功能。

    从表1可以看出，以交流接触器节能芯片ZDLX为核心的节能器的节电率大约为90%，节能效果非常显著。
    本文设计了一款采用改变占空比自转换技术的交流接触器节能专用集成电路芯片ZDLX，对芯片进行了封装和测试，测试结果十分理想, 达到了设计所要求的功能和性能指标。同时为芯片设计了外围应用电路配合交流接触器进行了测试，结果表明，交流接触器的能耗减低了约90%。因此ZDLX芯片具有非常好的节电效果，在节能减排的大环境下具有非常重要的经济和社会效益。
参考文献
[1] 刘炳彰，林李杰.交流接触器节电综述[J].江苏电器，2002(2)：9-14.
[2] 姚芳林，朱振远.交流接触器节能技术的研究[J].节能技术，1993(2)：30-31.
[3] 周淑军，王晓颖.交流接触器节电技术的发展[J].电气时代，2005(2)：65-66.
[4] 刘炳彰.交流接触器节电技术发展和GB8871标准修订简介[J].低压电器，2001(2)：58-62.
[5] 何展提.交流接触器节电技术[J].电气时代，2006(12)：68-69.
[6] ALLEN P E，HOLBERG D R.CMOS集成电路设计（英文版）[M].北京：电子工业出版社，2002.
[7] 毕查德 拉扎维.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2003.
[8] JOU S J，CHEN T L.On-chip voltage down converter for LP/LV digital system[J].IEEE International Symposium on Circuits and System，1997(3)：1996.
[9] RABAEY J M.数字集成电路设计透视（英文版）[M].北京：清华大学出版社，1998.
[10] HASTINGS A.The art of analog Layout[M].Prentice Hall，2001.
[11] 交流接触器节电器，GB8871-2001，国家标准[S].2001.
[12] GB 14048.4-2003，低压开关设备和控制设备机电式接触器和电动机起动器，国家标准[S].2003.