莱迪思推出适用于SERDES 和视频时钟分配的开发平台
2009-12-15
作者：莱迪思
通常，只有带有LVDS或LVPECL接口的价格昂贵的振荡器才可用作FPGA SERDES接口应用的参考时钟源。而现在ispClock5400D器件提供超低抖动差分时钟输出，可以用来驱动FPGA、ASSP和ASIC的通用时钟源以及SERDES参考时钟源。该评估板演示了如何将低成本的CMOS振荡器连接到ispClock5400D器件，为XAUI应用或270 MHz SDI视频应用产生高质量的时钟。
莱迪思混合信号器件产品经理Shyam Chandra表示：“新款评估板为使用ispClock5400D器件实现差分时钟提供了一个优异的开发平台。该平台提供了一种快速接口到测试设备平台的方法，以确保5400D系列较低的周期和相位抖动性能。传统的时钟分配IC并不能很好地解决电路板上有关时序问题的设计挑战；事实上，在许多情况下，解决时序问题需要重新进行电路板布局和生产。我们的新款评估板展示了ispClock5400D器件相偏控制的灵活性，其成本远低于传统的时钟分配IC。”
关于ispClock5400D评估板
ispClock5400D评估板是一个多功能、易于使用的硬件开发平台，适用于ispClock可编程时钟器件的评估和设计。该平台基于一块6" x 4"评估板，带有48引脚无铅QFNS封装的ispClock 5406D器件、SMA连接口、晶体振荡器电路以及用于JTAG、I2C总线和测试的扩展插头。该套件包括预先配置的ispClock5400D演示设计，用以演示器件的低抖动性能和时间偏移/相位偏移输出控制。该板使用开关和按钮进行控制。还提供一个引脚来访问ispClock5406D器件的I2C总线接口。
用户可使用PAC-Designer®和ispVM™软件扩展或修改预先配置的演示设计。ispClock系列的设计软件PAC-Designer可从莱迪思网站免费下载，www.latticesemi.com/products/designsoftware/pacdesigner
定价和供货情况
ispClock5400D评估板的价格为169美元。该板可即刻通过莱迪思网上商店www.latticesemi.com/store或莱迪思授权的代理商www.latticesemi.com/sales进行购买。所有ispClock5400D和LatticeECP3器件已完全符合量产标准，并开始接受批量订货。
更多有关ispClock5400D评估板的信息，请访问www.latticesemi.com/5400D_board
关于ispClock可编程时钟器件
ispClock5400D器件系列具有在系统可编程差分时钟分配以及全面的可编程特性，用户能够基于分频器和PLL功能编程产生不同频率。其它的功能有：多个差分I / O口，支持多种标准并且同时保持高性能系统所需的低抖动特性。ispClock5400D系列支持用于多种可编程差分输入参考/反馈标准的差分输出驱动器，这些标准包括：LVDS、LVPECL、HSTL、SSTL和HCSL。还包括片上可编程终端和一个时钟A/B选择多路开关、可编程时间偏移、可编程相偏和各种可编程输出使能功能。通过I2C，用户可以访问几乎所有的ispClock5400D可编程功能。
ispClock5400D保持极低的抖动：
•超低周期－周期抖动（29ps峰－峰）
•超低的周期抖动（2.5ps）
•低输出至输出相偏（<75ps）
更多有关莱迪思ispClock器件系列的信息，请访问www.latticesemi.com/products/ispclock
关于LatticeECP3 FPGA
低功耗、高价值的第三代LatticeECP3系列是业界拥有SERDES功能的FPGA器件中，具有最低功耗和价格的产品系列。LatticeECP3 FPGA系列提供多协议的兼容XAUI抖动的3.2G SERDES、DDR3存储器接口、强大的DSP功能、高密度的片上存储器以及多达149K的LUT，所有器件功耗和价格只有同类拥有SERDES功能的FPGA的一半。更多有关LatticeECP3 FPGA系列的信息，请访问www.latticesemi.com/products/fpga/ecp3
莱迪思开云棋牌官网在线客服公司提供创新的FPGA、PLD、可编程电源管理和时钟管理解决方案。要了解更详细的信息，请访问www.latticesemi.com
###
Lattice Semiconductor Corporation、Lattice（及其设计图案）、L（及其设计图案）、LatticeECP3及特定的产品名称均为莱迪思开云棋牌官网在线客服公司或其在美国和/或其它国家的子公司的注册商标或商标。