摘 要：设计和实现了一种高分辨率、低相位噪声、可用于快速跳频的基于∑-Δ调制的小数分频宽频段跳频频率合成器。主工作频率范围为1 800 MHz~1 900 MHz,辅助工作频率范围为600 MHz～820 MHz，在偏离主频10 kHz时相位噪声优于-80 dBc/Hz，非谐波杂散小于-60 dBc，频率分辨率小于100 Hz，换频时间小于50 μs，这种新型频率合成器简单实用、性价比高，有广阔的应用前景。
关键词：频率合成器； 小数分频； ∑-Δ调制
跳频技术是一种扩频通信技术，可以提高通信的保密性和抗外界干扰，近年来得到广泛的应用。跳频通信的核心技术之一就是跳频频率合成技术。锁相频率合成技术具有高频率、宽带、频谱质量好的优点，但其频率切换速率低，输出频率间隔较大[1]。为了解决整数分频锁相环带来的高参考频率和高频率分辨率的矛盾, 引入小数分频频率合成技术。但与此同时也引入了杂散噪声，采用模拟相位内插的方法也很难抑制[2]。为了消除输出端的杂散噪声，可以采用调制器以随机模式来选择分频器的分频值。其优点在于能将产生的量化噪声整形到远离主信号的高频段，再由PLL的低通滤波特性大幅度衰减量化噪声，从而获得任意小的频率分辨率、极低的相位杂散和快速转换时间[3]。
该方案就是引入∑-Δ调制技术，该技术将过取样噪声整型与数字滤波技术的结合, 小的频率分辨率的实现依赖于电路的速度。∑-Δ调制频率合成器在小数分频锁相环的基础上，采用全数字式调制技术来抑制小数杂散，设计采用全数字电路来实现调制小数分频器，利用此方法很好地解决了频率分辨率与相位检波器工作频率之间的矛盾，使环路工作频率有了很好的改善，同时大大提高了噪声性能。
1 一阶单环∑-Δ调制
传统小数分频频率合成器中的相位累加器可等效为图1所示形式[4]，Y(k)为1 bit量化器输出，取0或1值，取1值表示溢出，从而控制分频比的变化。而1 bit量化器数学上可用量化误差E1(k)来表征，数学模型如图2所示。
组合图1和图2，可有方程：
图2的Z域模型如图3所示，它就是1个一阶单环∑-Δ调制器的Z域等效模型。
显然，它同相位累加器模型等效，因此用一阶单环数字∑-Δ调制器代替相位累加器功能,传统的小数分频器实质上是采用了数字一阶单环∑-Δ调制技术来实现小数分频控制的。由图3可导出Z域信号与量化误差的传递关系如下：
式(2)表明数字一阶∑-Δ调制器无衰减地传输了输入信号，对量化误差呈高通特性。但是对于一个给定的分频比，量化误差是低频的周期性信号，虽然采用过采样技术的数字一阶∑-Δ调制器对量化误差有一定的滤波作用，但十分有限。采用高阶单环∑-Δ调制方式，让滤波特性呈(1-Z-1)M形式，从而对量化误差的滤波整形作用可得到极大加强。
2 高阶单环∑-Δ调制
图4是全数字单环∑-Δ调制电路等效示意图[5]。
式(3)中分子含有的(1-z-1)3表示高通整形特性，还可通过调整零极点设计出更好的噪声整形特性，灵活性很强。一阶∑-Δ调制器ΔN输出时域波形呈周期性变化，而三阶∑-Δ调制器ΔN输出时域波形表现为高密度脉冲调制信号，因此可以获得精细的频率分辨率。三阶∑-Δ调制器ΔN输出波形在频域上呈现为高通形噪声特性，可以利用环路滤波器的低通特性来滤除，从而有效地消除了小数杂散。
3 跳频频率合成器的实现
采用多阶∑-Δ调制器利用其对噪声的整型功能，将量化噪声从低频端推向高频端。并且∑-Δ调制器阶数越大，在高频端的噪声功率也越大，噪声整型效果越好。在频率合成器中鉴相器的输出信号在输入到VCO之前需要经过环路滤波器对噪声进行滤波，而滤波器的带宽大小也在很大程度上决定了通过低通滤波器的相位噪声大小。因此在小数分频合成器中采用多阶∑-Δ调制器，并且选用适当的环路滤波器，可以得到良好频谱的输出频率。本设计采用基于∑-Δ调制技术的芯片CX72300来实现[7]。其特点是：宽频段频率合成，采用高阶∑-Δ调制技术克服小数杂散问题，参考频率的分频比、鉴相器增益是用控制字写入，用软件控制环路带宽，并能够实现扫频、跳频。图6为CX72300的功能模块框图。从图6看出，在外围电路中配上压控振荡器、环路滤波器及晶振,便可构成完整的频率合成器,还可通过软件控制合成器的输出频率。单片机控制频率合成有着广阔的应用前景,例如在跳频电台中,正是利用单片机控制才实现了频率的跳变。用软件通过单片机把控制字写到芯片的内部寄存器里，控制参考分频比和主分频比，以及鉴相器增益。外部晶振输入，通过芯片内部的参考频率振荡器、鉴相器输出给外部的环路滤波器，再送到压控振荡器，VCO差分输入反馈给锁相环路的鉴相器，同时射频输出。在芯片内部实现调制，控制小数分频比。信号源产生的电路是晶体振荡电路，2个电容与晶振在外部连接，有源器件在芯片内部。环路滤波器采用三阶级联的RC滤波器来实现，带宽为50 kHz～100 kHz,用ADS软件仿真并设计RC滤波器参数，仿真结果见图7。
采用频谱分析仪可以测得VCO的输出信号具有良好的频谱特性，如图8所示。测试的中心频率分别是723.470 MHz(图8(a))和1.849 999 80 GHz(图8(b))。
采用频谱分析仪测得在723.470 MHz主频时相位噪声曲线如图9(a)，横轴是频率补偿值,纵轴参考点是-50 dBc/Hz,每格下降10 dB,在偏离主频10 kHz时相噪小于-91.63 dBc/Hz；在1.85 GHz主频时相位噪声曲线如图9(b)，在偏离主频10 kHz时相噪小于-82.79 dBc/Hz。
用软件设置扫频时间和间隔，可实现快速跳频。用示波器的锁存功能测试跳频时间, 频率从1 800 MHz跳到1 850 MHz，换频时间小于50 μs。
本文分析了单环高阶∑-Δ调制技术，并把该技术应用于小数分频频率合成器中，使小数分频相位误差频谱得到整形和有效抑制，解决了小数分频的相位杂散问题，从而获得具有低相位噪声、低杂散、高频率分辨率和快速转换时间的宽频率范围的频率合成器。本文采用基于高阶调制技术的CX72300芯片实现了宽频段跳频频率合成器，用软件实现了扫频和跳频功能。在跳频通信中具有广阔的应用前景。
参考文献
[1] 郑继禹,万心平，张厥盛,编著.锁相技术[M].北京：人民 邮电出版社,1984.
[2] 倪春,周正中.Σ－Δ调制技术在频率合成中的应用的研 究[J].电子测量与仪器学报，1999，13(2)：24-29.
[3] 钟景华,郭学雷.Σ－Δ调制频率合成器[J].电子技术应用2002，28(6):56－59.
[4] 范继伟,张嗣忠,孙大有.Σ－Δ调制技术在频率合成中的应用[J].电路与系统学报,2002，7(2)：67－70.
[5] 周井泉,程景清.基于Σ－Δ调制器的频率合成器及其性能[J].南京邮电学院学报,1997,17(3)：107－111.
[6] RILEY T A D, COPELAND M A, KWASNIEWSKI T A. Delta-sigma modulation in fractional-N frequency synthesis, IEEE Jolrnal of Solid-State Circuits, 1993,28(5).
[7] KENNY T P, RILEY A D, FILIOL N M, et al. Design and realization of a digital modulator for fractional- frequency synthesis,IEEE Transactions on Vehicular Technology,1999,48(2).
[8] MUER B D, STEYAERT M S J. A CMOS monolithic ΔΣ-controlled fractional-N frequency synthesizer for DCS-1800, IEEE Journal of Solid-State Circuits, 2002,37(7).