雷达技术的迅速发展，促使雷达性能不断提高，雷达信号已由传统的模拟技术向数字技术方向发展。传统的雷达信号只有连续波和矩形包络射频脉冲两种形式。技术虽然成熟，但采用此信号的雷达，目标参数的测量能力和精度均受到限制,远不能适应现代雷达发展的要求[1]。频率合成技术是现代电子系统的重要组成部分，是决定电子系统性能的关键。随着雷达、电子对抗、卫星通信、航空航天等技术的发展，各种系统对频率合成器的频谱纯度、频率稳定度、频率分辨率和工作带宽等指标也提出了越来越高的要求。低相位噪声、高纯频谱、高速捷变和高输出频段的频率合成器已成为频率合成发展的主要趋势，传统的单一合成方式很难兼顾上述各项性能指标,达到现代通信系统对频率合成器的要求[2]。基于这一点，本文采用DDS+PLL相结合的方式，通过外部FPGA的控制，产生高频率、高分辨率、变频时间短的信号。

1 方案设计
为了产生频带宽、工作频率高、频率变换时间短的宽带雷达信号，本文采用DDS+PLL的混合方式。DDS产生输出小步进信号作为锁相环的参考频率源，由 PLL将产生的频率倍频到所需要的频率范围。频率合成器的输出频率的具体公式如下：

设计采用DDS激励PLL的方案实现。外部通过FPGA对DDS实现控制，使得DDS完成频率为10 MHz～11 MHz、步进为10 kHz的信号，通过PLL的倍频合成，信号达到850 MHz~935 MHz的输出范围。
2 单元电路的设计与仿真
2.1 基本方案设计
本方案要求输出850 MHz～950 MHz的扫频信号，相位噪声优于-90 dBc/Hz@1 kHz，杂散抑制大于-50 dBc，输出功率＞-5 dBm，频率步进850 kHz，环路锁定时间小于30 μs。信号采用DDS激励PLL的模式输出，DDS部分选用AD公司的直接数字合成AD9852芯片，锁相环采用ADF4360-7芯片进行设计。从AD9852芯片资料上可知，DDS输出频率为10 MHz，参考频率为100 MHz时，相位噪声约为-140 dBc/Hz@1 kHz[4]。因为锁相环的鉴相频率由DDS提供，而DDS输出频率需要参考鉴相器分频比的数值，所以从相位噪声的角度考虑，本文选择DDS输出频率参照芯片资料的参考值为10 MHz～11 MHz。由于本设计所要求的频率不高，所以锁相环选用集成VCO的ADF4360-7芯片。该芯片输出频率可由外部电感的设置进行改变，频率的输出范围为350 MHz～1 800 MHz，内部集成的二分频器可对输出频率二分频，即输出范围可在175 MHz～900 MHz间调整[4]，满足本设计输出要求。整个系统的原理结构如图1所示。

为了使锁相环路尽快进入锁定状态，缩短频率合成

从图中观察可知，实际的测试结果为849.98 MHz～934.88 MHz，输出理论值为850 MHz～935 MHz，相位噪声为-90 dBc/Hz@1 kHz，输出信号功率-4 dBm，再通过示波器来测试环路滤波器的调谐电压跳变性能，可以得到环路锁定时间约为14 μs。考虑到测量误差等方面的因素，虽然该系统设计符合测试要求，但相位噪声效果并不理想。由于本设计所输出的频带在一个较宽的范围，所以环路滤波器不能很好地兼顾各个频点的性能，且电路板构图不够合理，电磁兼容性能有待改善。
本设计中，各单元模块都使用集成电路实现，实现了芯片的小型化，提供了性能优良的宽带雷达信号，降低了该探地雷达的设计面积。该探地雷达通过实验测试，取得了较好的测试结果，整个系统工作稳定，有优良的工作性能，为超宽带雷达信号的产生奠定了基础。
参考文献
[1] 费元春，苏广红.超宽带雷达理论与技术[M].北京：国防工业出版社，2010.
[2] MANASSEWITSCH V.频率合成原理与设计[M].何松柏，宋亚梅，译.北京：电子工业出版社，2008.
[3] 沈伟，文必洋，马志刚，等.基于ADF4360-7的宽带雷达信号源设计[J].现代雷达，2006，28（8）：39-42.
[4] AnalogDevices AD9852 Rev.E datasheet[Z].2004.
[5] AnalogDevices Inc.ADF4360-7 intergraded synthesizer and VCO[M].2004.
[6] 赵宏飞.4～8 GHz宽带DDS锁相扫频源的研制[D].成都：电子科技大学，2002.