2012年3月6日–MathWorks今日宣布推出HDL Coder，该产品支持MATLAB 自动生成HDL 代码，允许工程师利用广泛应用的MATLAB 语言实现FPGA 和ASIC 设计。MathWorks 还宣布推出了HDL Verifier，该产品包含用于测试FPGA 和ASIC 设计的FPGA 硬件在环功能。有了这两个产品，MathWorks 现在可提供利用MATLAB 和Simulink 进行HDL代码生成和验证的能力。

MathWorks 嵌入式应用程序和认证部经理Tom Erkkinen 说：“世界各地的工程师都在使用MATLAB 和Simulink 来设计系统和算法。现在，有了HDL Coder 和HDL Verifier，他们在开发FPGA 和ASIC 设计时再也不用手动编写HDL 代码，也不再需要手写HDL测试平台了。”

HDL Coder 利用MATLAB 功能和Simulink 模型生成可移植和可综合的VHDL 和Verilog 代码，可用于FPGA 编程或ASIC 原型开发和设计。因此，工程师队伍现在可以立即识别出针对硬件实现的最佳算法。Simulink 模型和所生成HDL 代码之间的可追溯性同时也支持开发遵循DO-254 和其他标准的高完整性应用程序。

Xilinx 全球营销和业务发展部高级副总裁Vin Ratford说：“HDL Coder 提供与Xilinx ISE 设计套件的集成通道，创建了一种按钮式工作流程，这样，使用MathWorks 产品的算法开发人员开发面向Xilinx FPGA 的应用就更加容易了。这种集成化使得我们的共同客户能够访问大量经过Xilinx优化的IP组合，进一步提高了他们的生产率。”

HDL Verifier 目前支持Altera 和Xilinx FPGA 开发板的FPGA 硬件在环验证。HDL Verifier 提供协同仿真界面，能将MATLAB 和Simulink 与Cadence Incisive、Mentor Graphics ModelSim 以及Questa HDL 等仿真程序联结。有了这些功能，工程师可以迅速验证HDL 实现是否符合MATLAB 算法和Simulink 系统规格。

Altera 公司产品及企业营销副总裁Vince Hu 指出：“随着越来越多的行业采用FPGA，

设计师需要一种方法来弥合系统模型和FPGA 设计之间的验证差距。HDL Verifier 将系统模型与FPGA 结合一起，使得工程师能够使用Altera FPGA 和Simulink 进行FPGA 硬件在环验证。这个工作流程缩短了验证周期，同时也帮助工程师在芯片实现方面树立了更强的信心。”

HDL Coder：HDL Workflow Advisor提供自定义和优化HDL代码的选项，并能直接从MATLAB中自动进行FPGA编程。

价格和上市时间：

HDL Coder 和HDL Verifier 即将上市。

· HDL Coder 在美国的定价为10,000 美元起。有关详细信息，请访问产品网站：www.mathworks.com/products/hdl-coder.

· HDL Verifier 在美国的定价为3,250 美元起。有关详细信息，请访问产品网站：www.mathworks.com/products/hdl-verifier.

关于MathWorks

MathWorks 是数学计算软件领域世界领先的开发商。它所推出的MATLAB 是一种用于
算法开发、数据分析、可视化和数值计算的程序设计环境，被称为“科学计算的语言”。Simulink 是一种图形环境，可用于对多域动态系统和嵌入式系统进行仿真和基于模型的设计。全球的工程师和科学家们都依赖于MathWorks 公司所提供的这些产品家族，来加快在汽车、航空、电子、金融服务、生物医药以及其他行业的发明、创新及开发的步伐。MathWorks 产品也是全球众多大学和学术机构的基本教研工具。MathWorks 创建于1984 年，总部位于美国马萨诸塞州的内蒂克市(Natick, Massachusetts)，在全球15 个国家/地区拥有2,200 多名员工。

有关详细信息，请访问www.mathworks.cn。