截短Reed-Solomon码译码器的FPGA实现

摘要：提出了一种改进的BM算法，并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明，该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。

原创声明：此内容为AET网站原创，未经授权禁止转载。