kaiyun官方注册
您所在的位置:首页 > 可编程逻辑 > 设计应用 > FM中频数字化的FPGA实现
FM中频数字化的FPGA实现
来源:电子技术应用2011年第12期
唐成超,黎福海,郭永进
(湖南大学 电气与信息工程学院,湖南 长沙410082)
摘要: 依照软件无线电数字化中频架构,采用音频采集芯片PCM1801、FPGA芯片X3S500E、数模转换器DA9654构建硬件平台,在此基础上实现了FM的中频数字调制。此外,通过对FPGA的配置,该平台还能实现其他方式的调制。与传统模拟调制相比,充分体现了软件无线电配置灵活、复用性高的优势。
中图分类号: TN919.5
文献标识码: A
文章编号: 0258-7998(2011)12-0050-03
Implementation of FM digital IF based on FPGA
Tang Chengchao,Li Fuhai,Guo Yongjin
College of Electrical and Information Engineering, Hunan University, Changsha 410082,China
Abstract: Followed by the architecture of the software defined radio,a testbench constituted by audio ADC, FPGA and communication DA was built and on which the FM digital IF are implemented. Not only that, other modulation can also realized by reconfigure the FPGA. This shows great advantages on its smart cpnfiguratuion and high ability on reuse comparing to analog modulation.
Key words : software defined radio;FPGA;DDS;FM


    为了解决军事部门之间的通信问题,Joseph Mitola博士于1992年提出了“软件无线电”的概念[1]。其基本思想是以开放性、可扩展性、结构精简的硬件作为通用平台。把尽可能多的无线电功能用可重构、可升级的构件化软件实现[2]。
    软件无线电的数字硬件系统作为软件的载体和核心,必须有高速度、高精度、实时的运算能力。目前主要有ASIC、FPGA、DSP作可选方案。
    ASIC是硬连线结构处理单元,在固定的芯片上实现系统,其电路具有速度快和功耗低的优点;然而ASIC设计周期长、成本高、功能相对固化致使灵活性不够。DSP可通过编程实现功能的修改和升级,具有极大的灵活性;但DSP对所有信号的处理都是串行实现的,当面对并行处理需求时,效率较低。FPGA有底层硬件的现场可重构能力,比ASIC有更高的灵活性;而且可以构造多个并行处理单元,比DSP具有更高的并行运算效率。因此成为软件无线电首选方案。
1 系统实现
    本文旨在采用FPGA实现中频数字化系统,并在系统上实现频率调制。系统包括AD、DA接口设计和调频算法的实现。ADC选用PCM1801;DA选用AD9762,调频由直接频率合成DDS(Direct Digital Synthesizer)算法实现[3]。
    PCM1871音频ADC采样得到的串行数据,在AD IP Core中转化为并行,经调制后,再由DA IP核转化成DA所需要的数据格式并输出。全局时钟模块为AD、DDS、DA提供时钟,系统结构如图1所示。
    图1中的结构有如下优势:通过配置不同的算法IP核,可以灵活实现多种调制;FPGA输出的是频率较低的数字中频,降低了对DA的带宽要求及高速数字信号传输带来的信号串扰;辅以不同的本振便能工作在不同频段下。充分体现了软件无线电的优势。

1.1 AD采样电路与驱动

 


    PCM1801是低功耗16 bit立体声音频ADC。由于采用了过采样和梳妆滤波电路,降低了对采样保持电路和抗混跌滤波器的要求,提高了性噪比。其灵活的配置模式、多样数据输出格式使得PCM1801芯片广泛使用于DVD、电子音乐设备等。
    PCM1801内部由带隙电压源、差分电路、5阶Δ-Σ ADC、梳妆滤波器和串行接口电路组成。带隙电压源为差分转换电路和Δ-Σ AD提供稳定的参考源。差分电路用于将单端声道信号转换为差分形式,以改善信号动态范围和提高电源纹波抑制性能。转化后数据经Δ-Σ ADC 64倍过采样后再经梳妆滤波器转化为1倍采样率、16 bit的数据格式。串行接口电路根据管脚的配置,将量化后数据以制定的格式输出。
    由数据手册可知,当格式控制管脚(FMT)为高时,音频输出格式为IIS:在声道控制管脚变化后的第2个时钟上升沿开始, Dout管脚上由高位向低位输出数字化的音频电压。当声道控制管脚(LRCK)为低时输出左声道信号,否则输出右声道信号。根据时序要求,在FPGA上设计其接口并仿真如图2所示。


    Data_in为模拟ADC输入的串行信号。为简化设计,FMT、LRCK恒定为高,即设置芯片一直以IIS格式输出右声道信号。BCK为ADC串行输出时钟,SCKI为ADC内部数字滤波器时钟。
1.2 DDS与频率调制
    直接数字频率合成DDS是从相位出发直接合成所需波形的一种频率合成技术,通常由相位累加器、波形存储ROM、DA转换器和低通滤波器组成。DDS的工作原理为:在参考时钟的驱动下,相位累加器对频率控制字进行线性累加,得到的相对码对波形存储器寻址,使之输出相应的幅度码,经模数转换得到阶梯波,最后用低通滤波器对其进行平滑,得到所需频率的平滑连续波形,其结构如图3所示[4]。
    DDS模块的输出频率fout是系统工作频率fclk、相位累加器比特数N及频率控制字K的函数,其数学关系为:



    将式(1)~式(5)中相关参数设置如下:fclk为125 MHz,f(t)为单频正弦波,ωc为10.9 MHz的FM中频[6],DDS频率分辨率为1 Hz,设置XILINX DDS IP Core[7],FM仿真波形如图4所示。
1.3 DA电路与驱动
    AD9762是125 MHz采样率、12 bit分辨率DAC,为差分电流输出,满量程为20 mA。由于其具有高的无杂散动态范围和低功耗,广泛应用于基带信号调制和DDS应用。在本系统中,AD9762将FPGA输出的数字化中频信号转化为差分电流信号,再经后级电路转化为电压信号。其电路图如图5所示。


    DAC接收到FPGA输出的并行数据后,在时钟上升沿将数据转化为差分电流信号。由于DAC输入数据率为125 MS/s,为保持信号完整性,在高速信号输入脚进行了串联端接[8]。输出的差分电流信号经运放转化成电压信号。为了改善交流性能,在运放差分输入管脚之间并入20 pF的电容,构成低通滤波器,防止DA输出的阶跃电流信号摆率过大使运放出现饱和失真。

2 系统测试
    将以上各模块连接、编译后下载至目标板,测试波形如图6所示。

    CH1是输入的基带信号,CH2是调制后波形,同时对已调波形用示波器的FFT功能分析了频谱。图中中频输出波形稳定,频谱范围和FM理论频谱范围一致,实现了中频数字化调制的功能。
    本文按照软件无线电理念,设计了FPGA中频数字化硬件平台,并在此基础上实现了FM调制。测试结果验证了系统方案的正确性。在不改变硬件的条件下,通过对FPGA进行不同的配置,能实现多种调制方式,充分体现了软件无线电系统可重构的优点。同时,该系统的实现也为软件无线电通信节点的开发提供了方案支持。
参考文献
[1] 杨小牛,楼才义,徐健文.软件无线电技术与应用[M].北京:北京理工大学出版社,2010:9-10.
[2] 单亚娴,王华,匡镜明.一种基于软件无线电的通用调制器的设计与实现[J].电子技术应用,2004,30(2).
[3] 陈守金,于鸿洋,葛锦环.新型DVB-C信道编码、中频调制的全数字实现[J],电子技术应用,2006,32(5).
[4] 蓝天,张金林.直接数字频率合成器DDS的优化设计[J].电子技术应用,2007,33(5).
[5] 张辉,曹丽娜.通信原理[M].北京:科学出版社,2007:104-105.
[6] 国家质量技术监督局.米波调频广播技术规范[Z].2000.
[7] 田耘.Xilinx ISE Design Suite 10.x FPGA开发指南[M].北京:清华大学出版社,2008:82-86.
[8] 韩刚,耿征.基于FPGA的高速高密度PCB设计中的信号完整性分析[J].计算机应用,2010(10):2854-2859.

此内容为AET网站原创,未经授权禁止转载。
Baidu
map