摘要：加法运算是数字系统中最基本的算术运算。为了能更好地利用加法器实现减法、乘法、除法、码制转换等运算，提出用Multisim虚拟仿真软件中的逻辑转换仪、字信号发生器、逻辑分析仪，对全加器进行功能仿真设计、转换、测试、分析，强化Multisim的使用，并通过用集成全加器74LS283实现两个一位8421码十进制数的减法运算，掌握了全加器的应用方法。测试证明，全加器功能的扩展和应用，利用Multisim软件的仿真设计能较好地实现。
关键词：全加器74LS283D；逻辑转换仪XLC；逻辑分析仪XLA；字信号发生器XWG；Multisim软件
数字系统的基本任务之一就是进行算术运算。而常见的加、减、乘、除等运算均可以利用加法运算来实现。所以，加法器就成为数字系统中最基本的运算单元，可广泛用于构成其他逻辑电路。
1 全加器的基本概念
加法器是一种常见的组合逻辑部件，有半加器和全加器之分。半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路，就是两个相加数最低位的加法运算。全加器不仅考虑两个一位二进制数相加，还要考虑与低位进位数相加的运算电路。两个数相加时，除最低位之外的其余各位均是全加运算电路。
2 仿真软件的特点
Multisim是一个专门用于电路设计与仿真的EDA工具软件。Muhisim起源于20世纪80年代加拿大In-teractive Image Technologies公司推出的电子仿真软件EWB5·0(Electronics Workbench)。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。
Multisim仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产品的开发和电子系统工程提供一种全新的手段和便捷的方法。
3 全加器仿真设计分析
全加器是属于数字电子技术中的组合逻辑电路，其功能设计可以根据组合逻辑电路的设计方法来完成。通常有确定输入输出变量的个数和状态、列真值表、卡诺图化简出逻辑表达式、选择器件画出逻辑图。现在使用Multisim仿真软件，在组合电路分析设计时，将逻辑关系5种表达方式中的真值表、逻辑表达式、逻辑图任意一种写入软件内，就可以很方便地完成功能分析和设计。
3．1 全加器功能仿真分析
设计一个一位二进制数的全加器，其过程是根据设计要求，首先确定输入、输出变量的个数和状态。那么该全加器就有3个输入变量，分别是两个加数Ai、Bi和一个低位进位Ci-1，两个输出变量本位的和Si，以及向高位的进位Gi。现在利用Multisim仿真软件，不需要再进行列真值表、卡诺图化简、画逻辑图等步骤。只要将确定出的输入变量个数，直接在Multisim仿真软件中虚拟仿真仪器逻辑转换仪的真值表内选中，输出变量结果在表中调准，就能方便地转换出逻辑关系的其他表示结果，如图1所示。
逻辑转换仪XLC(Logic Converter)是Multisim仿真软件特有的仿真仪器，实验室并不存在这样的实际仪器，目前在其他电路仿真软件中也没有。逻辑转换仪可以在真值表、逻辑表达式、逻辑图之间进行转换。在设计电路时，直接将所设计电路的真值表输入逻辑转换仪，就能得到相应的逻辑表达式和逻辑图等。
实现全加器逻辑功能，将全加器和输出S及进位输出Gi的真值表分别写入逻辑转换仪，选中并点击逻辑转换仪XLC1图标，出现逻辑转换仪面板，在其最上方有A-H 8个输入变量选择，全加器输入3个变量A、B、C，点击选中对应的小圆圈变白，并在下方表格内自动生成输入变量的全部组合，在表格右边一列点击鼠标调整输出的值0、1或X，真值表写入后操作逻辑转换仪的图标
，就自动在逻辑转换仪面板的左下方转换出与进位Ci真值表对应的标准与或逻辑表达式或最简与或表达式，图1中是最简与或表达式Ci=AiCi-1+AiBi+BiCi-1或最简表达式
。操作逻辑转换仪的图标
，得到全加器进位Ci的与或逻辑图或与非逻辑图，图1中是与非逻辑电路图。
采用同样的方法，将全加器本位和Si的真值表写入逻辑转换仪，操作逻辑转换仪相应的图标，可以准确地得到全加器本位和Si的标准与或表达式或最简与或表达式，
，及其相应的逻辑电路图。
通过逻辑转换仪设计出全加器的功能，进行仿真测试，如图2所示。是根据设计得到逻辑表达式或逻辑图，按照最简仿真电路图图2(a)，利用Multisim仿真软件中字信号发生器XWG(Word Generator，又称数字逻辑信号源)这个能产生32路(位)同步逻辑信号的仪器，用来对数字逻辑电路进行测试。XWG1产生全加器3个输入变量的二进制逻辑组合。使用时，对字信号发生器面板上的各个选项和参数进行适当设置，才能使其正常工作和显示。全加器仿真测试时参数设计地址为0000～0007、控制按循环输出及逐个加1递增方式编码、选择内部触发方式、输出频率为1 kHz，作为电路信号。逻辑分析仪XIA(Logic Analyzer)可以同步记录和显示16路逻辑信号，用于对数字逻辑信号进行高速采集和时序分析。XLA1测试全加器输入输出的仿真波形，如图2(b)所示，图中波形从上至下分别是全加器输出和Si、进位Ci、输入Ai、Bi及低位进位Ci-1。从对应关系上观察分析实际结果与理论设计相吻合，而且无竞争和冒险现象产生。从输入变量波形的对应关系可见，字信号发生器XWG的输出，随着输出端子号的增加频率按照二分频在衰减，如图2(b)所示，每增加一个输出端，频率就衰减二分之一。所以在使用XWG时，输入的对应关系一定要准确，否则就仿真不出结果。
3．2 集成全加器仿真分析
在实际应用中广泛采用的是集成全加器，代号74LS283。它是一个四位全加器，可以实现四位加法运算和功能扩展应用。全加器74LS283功能仿真电路如图3(a)所示。为了能够监测判断出集成芯片的完好状态，将两个加数中的一个及低位进位均设置为高电平“1”接电源VCC，这样全加器输出的和就应该与另一个加数完全相同，仿真结果如图3(b)所示。图中从上至下分别显示的波形是加数B4、B3、B2、B1，本位和S4、S3、S2、S1，最高位进位C4。仿真测试时字信号发生器参数设计地址从0000～000F，其余设置同上。图3结果表明全加器74LS283的芯
片完好，功能准确。
利用全加器74LS283芯片仿真两个四位二进制数的加法运算电路图，如图4(a)所示。为确保两个加数频率变化不一致形成便于测试的输入输出结果，在与字信号发生器连接时把同一位的两个加数接在不同的端子上，并设置好相应的参数，就能得到如图4(b)所示的仿真波形图。图中从上至下波形是加数A4、A3、A2、A1，本位和S4、S3、S2、S1，最高位进位C4，另一个加数B4、B3、B2、B1。从仿真波形结果分析符合全加运算的规律和特点，满足全加运算的结果。
3．3 全加器功能应用仿真设计
全加器除了可完成二进制加法运算外，还可以实现二进制减法运算、乘法运算，BCD码的加、减法，码制转换，数码比较，奇偶校验等应用。用集成全加器74LS283实现两个一位8421码十进制数的减法运算功能仿真，如图5所示。
根据减去一个正数，等于加上一个负数的概念，将一位十进制数的减法变成加法。在数字电子技术中，这种运算可以用机器数的原码、反码、补码来实现。对于一个正数其原码、反码、补码是一样的，而对于一个负数其补码是在原码基础上符号位不变，其余各位取反为反码，再在最低位加1形成的。原码、反码在计算后都要进行修正，而补码符号位进位自然丢失，可直接还原出真值。
图5中全加器的加数B4、B3、B2、B1，是由字信号发生器输出经反相器(按位取反)后输入的。并且全加器最低位进位设为1，实现了按位取反再加1，组成A减B的运算电路。
利用补码转换为加法运算后，8421码十进制数的计数规律是逢十进一，而全加器74LS283是四位二进制逢十六进一，两者进位关系不同，当和数大于9时8421码产生进位，而十六进制不产生。为此，由74LS00和74LS10构成结果修正电路。当和数大于9时，该电路输出1，为加法运算增加修正数6(第二个全加器的加数B=0110)实现进位。当和数小于9时，该电路输出0，修正数为0。从测试结果得知，此电路实现具有修正功能的一位8421码十进制减法运算。图5中显示6-6=0。在仿真测试时，两个字信号发生器的地址参数设定为0000-0009。
4 结束语
Multisim仿真软件为工程技术设计仿真、电子技术教学、实训、演示提供了强大、灵活、便捷、生动的虚拟仿真工具。通过对全加器功能及应用的虚拟仿真设计、测试、分析，既熟练掌握仿真软件中仪器仪表的使用，也锻炼分析问题解决问题的能力，同时还能准确地验证所设计仿真测试的内容和方法，为进一步利用Multisim软件开发设计仿真新项目打下基础。