摘 要：针对电子系统中存储器的静态非链接故障，提出一种基于字的行进测试方法，用于检测所有的SAF、TF、AF、SOF、CFin、CFid、CFst故障。解析分析表明，该方法不仅能够检测出March-CW遗漏的故障，而且在相同故障检测能力下，其运算量降为(11N+5v)/u+2N，优于的11N和March-17N的17N/u+10N（其中，N是存储器的字数，每个字为u比特，u=2^v）。将该方法应用于某高端导航接收机DSP外设存储器故障实时检测，可以在数秒内完成兆字节容量的存储器测试。

关键词：行进测试；存储器故障模型；实时；DSP；导航接收机

DSP作为电子系统中数字运算的核心，所操作数据的正确性是系统正常运行的基本保证。以导航接收机中的DSP应用为例，捕获跟踪、信号解调、电文格式转换、多径抑制、抗干扰等实时任务每时每刻都在进行比特信息的交互。作为系统数据的中转站，存储器的任何物理故障都有可能导致系统出现严重的异常。因此，需要一种快速有效的存储器测试算法对DSP外设存储器进行实时功能验证和检测，确保器件没有物理故障[1]。本方法专门针对存储器中AF、SAF、SOF、TF、CF故障的检测，如图1中虚线框内所示。

在已有的故障检测算法中，Checkerboard算法的测试向量类似于国际象棋中黑白相间的棋盘格，使用0-1间隔的测试序列写入存储器，运行时间为O(N)，但故障覆盖率较低^[2]。Galpat算法遍历了每个比特对其他比特的影响，可以检测所有非链接的静态故障，但运行时间为O(N²)^[3]。在现有工艺条件下，完成一片兆字节容量的存储器的Galpat测试需要几百年。行进算法是工业中经常使用的存储器测试算法，如MATS++、March X、March C-等^[4]，其运行时间为O(N)，具有较高的故障覆盖率，但通常不能覆盖所有静态非链接故障。

本文在考虑存储器静态非链接故障的基础上，以字作为基本检测单元，提出了一种可以检测所有SAF、TF、AF、SOF、CF故障的行进测试方案，其运算量为(11N+5v)/u+2N，其中，每个字为u比特，u=2^v。

1 故障模型与定义

本文采用文献[2]通用的术语定义。

1.1 术语定义

为了方便描述以字作为基本检测单元的故障检测方法，补充定义以下术语：

· u：一个字的比特数，u=2^v（v为非负整数）。

· P：u比特的测试向量字。

· P₀：全0测试向量字。P₀=b_u…b₂b₁，b_u=…=b₂=b₁=0。

· M：某个基于比特的行进测试算法，由一系列行进序列组成。

· M_P：M对应的基于字的行进测试算法，P是u比特的测试向量字。

1.2 存储器故障模型

存储器静态非链接故障包括单个单元故障和耦合故障。

(1)单个单元故障

单个单元故障包括：SAF、SOF、AF和TF，其分类及检测序列如表1所示。

(2)耦合故障

耦合故障是一个单元的逻辑值受另一个单元的影响。包括：①CF_in故障（inversion Coupling Fault）是指单元i翻转会导致单元j翻转；②CF_id故障(idempotent Coupling Fault)是指单元i翻转会导致单元j的逻辑值为某个定值（0或1）；③CF_st故障（state Coupling Fault）是指单元i赋值为某个定值时，会导致单元j的逻辑值为某个定值（0或1）。耦合故障列表如表2所示。

2 基于字的行进算法

2.1 基于比特的行进与基于字的行进

基于比特的行进会遍历所有的比特单元，而基于字的行进则是遍历所有的字单元。对于N比特的存储器，两种行进方式的差异如表3所示。

目前大多数存储器读写操作是基于字的。对于N比特存储器，如果一个字为u比特，则对于相同的行进序列，基于字的行进与基于比特的行进相比，测试时间减少到原来的1/u；基于字的行进测试缺点在于故障检测率会下降，需要更多的测试向量字来提高故障检测率。

2.2 字中耦合故障和字间耦合故障

耦合故障分为字中耦合和字间耦合两种情况，如图2所示。字中耦合故障是指同一个字内的两个比特i和j，比特i的状态变化或操作会引起比特j逻辑值故障；字间耦合故障是指比特i和j分别处于两个不同的字中，比特i的状态变化或操作会引起比特j逻辑值故障。

由图2可以看出，如果M可以检测出所有的CF故障，则M_P0可以检测出所有的字间耦合故障，但通常只能测出一部分字中耦合故障。

2.3 基于字的故障检测

为了能够检测出所有的SAF、TF、AF、SOF、CF故障，考虑以字为基本检测单元，采用下面的行进序列进行故障检测：

其中：

存储器共N比特，每个字为u比特，u=2^v。

P₀=b_u…b₂b₁，则b_u=…=b₂=b₁=0

P_Aj=b_u…b₂b₁，则当i mod 2^j>2^j-1时，bi=1，i=1，2，…，u。

P_Bj=b_u…b₂b₁，则当i≤j时，b_j=1；当i>j时，b_i=0。

结论1：M0可以检测所有的SAF、TF、AF故障，以及所有的<↑；→>、<↓；→>、<；←>、<↑；←>、<↓；←>、<；←>、<↑；>、<↓；>、<↑；1/0>、<↓；0/1>、<0；0/1>、<1；1/0>故障。

证明：M0对应的基于比特的行进算法为March C-。March C-可以检测出所有的SAF、TF、AF、CF_in、CF_st、CF_id^[4]，因此M0可以检出所有的SAF、TF、AF、字间CF_in、字间CF_st、字间CF_id。下面考察M0对字中CF故障的检测。

由于M0包含行进序列因此可以检测出字中耦合比特由0翻转为1引起因此可以检测出字中耦合比特由1翻转为0引起的<↓；0/1>、<0；0/1>故障；又因为M0经历了写0写1又写0的两次比特反转操作，所以可以检测出所有的单向翻转CFin故障（包括<↑； →>、<↓；→>、<；←>、<↑；←>、<↓；←>、<；←>）和单次翻转CF_in故障（包括<↑；>和<↓；>）。结论1得证。

结论2：March-CW(即M0+M1)可以检测所有的SAF、TF、AF、SOF、CF_id、CF_st故障，以及除了<；>之外的所有CFin故障。

证明：由于M1包含行进序列因此M1可以检测出所有SOF故障。

由于M1包含行进序列rP_A1)，使用了0-1间隔的测试向量字，因此可以检测出所有奇位比特反转对偶位引起的<↑；1/0>、<↓；0/1>、<0；0/1>、<1；1/0>字中耦合故障，以及所有偶位比特反转对奇位引起的上述故障。M1其他行进序列所使用测试向量字0-1之间的间隔按2的幂次增加，因此可以检测出所有奇位比特反转对奇位引起的<↑；1/0>、<↓；0/1>、<0；0/1>、<1；1/0>字中耦合故障，以及所有偶位比特反转对偶位引起的上述故障。所以M1可以检测出所有<↑；1/0>、<↓；0/1>、<0；0/1>、<1；1/0>字中耦合故障。

结合结论1，结论2得证。

结论3：M0+M1+M2可以检测所有的SAF、TF、AF、SOF、CF故障。

证明：M2行进序列所使用测试向量字遍历了字中的每一个比特可能引起的故障，因此M2可以检测出所有的字中耦合故障。

结合结论2，结论3得证。

3 分析与应用

3.1 运算量分析

运算量是存储器实时检测的重要衡量指标，如表4所示。

由表4可以看出，在具有相同故障检测能力的前提下，M0+M1+M2的检测时间远小于、March-17N和Galpat；当u较大时，M0、M0′、March-CW、M0+M1+M2的检测时间会大大缩短。

3.2 实例应用

对1 MB的RAM，一个字由32 bit组成，则u=32、v=5，50 MHz的总线读写速率，DSP处理速度按500 MHz计算。使用上述检测算法对DSP外设存储器进行实时功能验证和检测，结果如表5所示。

可见，M0+M1+M2可以在2 s内完成1 MB存储器的检测，故障覆盖所有的SAF、SOF、TF、AF、CF_in、CF_st、CF_id。M0+M1+M2的检测时间虽然多于M0、M0′、March-CW，但它可以检测的故障种类更多；M0+M1+M2可以检测出所有能检测出的故障，检测时间从15 s降低到1.6 s。

本文考虑了存储器所有的静态非链接故障，提出了一种可以检测所有SAF、TF、AF、SOF、CF的行进测试方案，用于高效快速地完成DSP外设存储器测试。

与March-CW、、March-17N进行比较，结果表明，本文方法能检测出March-CW遗漏的故障，且本文方法的运算量为(11N+5v)/u+2N（其中，每个字为u比特，u=2^v），速度远优于的11N和March-17N的17N/u+10N。将该方法用于DSP外设存储器功能验证中，在数秒内完成了兆字节存储器的检测，从而可以实时完成DSP外设存储器的资源验证。此外，该方法还可以扩展应用于其他嵌入式处理器的外设存储器测试中。

参考文献

[1] HARUTUNYAN G，VARDANIAN V A，ZORIAN Y.Minimal march tests for dynamic faults in random access memories[J].IEEE Proceedings of the Eleventh IEEE European Test Symposium(ETS′06)，2006.

[2] AD J.Van De Goor.Using march tests to test SRAMs[J].IEEE Design & Test of Computers，1993.

[3] Said Hamdioui，Zaid Al-Ars，Ad J.van de Goor，et al.March SL：a test for all static linked memory faults[J].IEEE Proceedings of the 12th Asian Test Symposium(ATS′03)，2003.

[4] WU Ch F，HUANG Ch T，CHENG K L，et al.Simulationbased test algorithm generation for random access memories[J].IEEE，2000.

[5] WU Ch F，HUANG Ch T，CHENG W W.RAMSES：a fast memory fault simulator[J].IEEE，2000.

[6] LI J F，CHENG K L，HUANG Ch T，et al.March-based RAM diagnosis algorithms for stuck-at and coupling faults[J].IEEE International Test Conference，2001：758-767.

[7] A.J.van de Goor，GAYDADJIEV G N.An analysis of (linked) address decoder faults[J]，IEEE，1997：13-20.