kaiyun官方注册
您所在的位置:首页 > 嵌入式技术 > 解决方案 > TMS320TCI6618 – TI高性能 LTE物理层解决方案

TMS320TCI6618 – TI高性能 LTE物理层解决方案

2011-08-24

引言

   随着消费者数据需求量的不断攀升,全球范围内的运营商无一不面临着对无线带宽前所未有的增长需求。值得庆幸的是,包括标准制定机构 3GPP 等在内的整个行业都在竭尽全力来支持这种需求。LTE 正是为帮助运营商满足这一指数级数据增长需求应运而生的最佳技术选择。由于 LTE 部署实施已趋成熟,基站制造商纷纷热衷于采用片上系统架构 (SoC),以使运营商可在维持并提升服务质量的同时还能大幅降低网络成本。
 
   助力向 LTE 的成功过渡需要在基站 SoC 设计方面实现大量的突破性创新。德州仪器 (TI) 已成功开发了功能强大且极富创新性的 KeyStone 多内核 SoC 架构,旨在优化 WCDMA 、LTE 性能的同时还能降低基站成本和能耗。对于无线基站的应用而言,KeyStone 最基本的组成部分是在无线标准的物理层 (PHY),即第一层,实施可配置协处理器。本文不仅介绍了 TI 基于 KeyStone 多内核 SoC 架构的 TCI6618 无线片上系统 (SoC) 将如何实现可为制造商缩短开发周期的优化型 PHY LTE解决方案,而且还将展示其独具竞争优势且所需资产投资和运营成本更低的 eNodeB 解决方案如何在性能方面实现强大的潜力。
 
   全球移动数据应用的指数级增长给无线运营商带来了巨大挑战。但值得庆幸的是,无线技术不断演进发展,且应运而生的长期演进技术 (LTE) 已成为迎接这一挑战的首选的全球标准。世界前 25 强无线运营商已决定部署 LTE;其中部分运营商于 2010 年开始进行试运行,预计将在 2012 年迎来多个市场的增长契机。采用 LTE 技术表明能够通过提高频谱效率来更好地使用运营商的频谱资源,这意味着相对以往技术而言每赫兹能够传输更多比特数。运营商部署 LTE 解决方案的速度既要跟上海量数据的流量激增,同时还要确保尽可能地降低每比特开销,从而减少“碳足迹”并实现从 3G 到 LTE 的平稳过渡。
 
   对 LTE 系统需求的变化给运营商、基站厂商及其提供商带来了全新的挑战。TI 已开发出一款功能强大且极富创新性的片上系统 (SoC) 架构,能够大幅减少 LTE 产品的成本,使生制造商能从领先的基站技术中显著获益。KeyStone 多内核 SoC 架构建立在 TI 业经验证的多内核 DSP 平台之上,并集成了适用于 4G 系统的创新浮点架构和协处理器。对于运算增强功能而言,更重大的创新是背板和内部数据能够实现迁移,这对于高速 4G SoC 获得全面性能至关重要。TI 新架构将推动整个行业更快速地朝着实现高价值 4G 系统特性的部署方向发展。
 
   LTE 可支持灵活的通道带宽 (1.4 – 20 MHz)、频分多路复用 (FDD) 和时分多路复用 (TDD),从而可在所属频谱范围内实现灵活部署。LTE 通信协议栈的基础是物理层 (PHY),有时也称为第 1 层 (L1)。PHY 层是固定基站到移动设备连接的基础;若无线连接不稳定,通话会掉线,下载会中断,同时视频也会停顿。
TCI6618 中的高级 PHY 是行业可靠性能的黄金标准,而 TI 的 L1 PHY 技术基于可支持多种流行无线标准的成熟稳定的的可配置协处理器之上,从而可在通用平台上实现 3G 向 4G 的成功升级和无缝过渡。
 
LTE 无线电广播接口架构
   LTE 是第三代合作伙伴项目 (3GPP) 的最新移动标准。LTE 在 3G 移动技术基础上实现了重大技术进步,可在 20MHz 频谱范围提供至少 100 Mbps 的峰值下行速率以及至少 50 Mbps 的峰值上行速率。
 
   PHY 可与 L2(媒体接入控制 [MAC] 层)、L3(无线电广播资源控制 [RRC] 层)接口相连,并能为更高层提供数据传输服务。PHY 可处理信道编码、PHY 混合自动中继请求 (HARQ) 处理、调制和多天线处理,并能将信号映射至相关的物理时频资源。
 
   LTE 下行链路物理层处理可接收从 MAC 层以传输模块的形式传输的数据流和控制流,通过计算循环冗余校验 (CRC) 开始处理,并将其附加在传输模块。如果传输模块的大小超过编码模块最大允许的 6,144 比特,则应执行编码模块分割。新的 CRC 计算出来后即可在信道编码前将其附加给每个代码模块。图 1 描述了 LTE 下行链路的主要功能模块。

图1 -LTE 下行链路传输信道处理

   Turbo 编码为实现可靠传输提供了高性能的前向纠错机制;速率匹配技术可执行穿孔或重复对可用物理信道资源的速率进行匹配,以及;当用户未能接收到正确数据时,HARQ 可提供强大稳定的重传机制。位加扰 (Bit scrambling) 可在编码模块连接后执行,以减少所传输信号中 0 1 字符串的长度,从而避免调制前在接收机端的同步问题。
 
    多种调制方案(正交相移键控 [QPSK)、16 QAM [正交幅度调制,或 64 QAM)均可用于实现 LTE 层映射,而且其预编码支持多天线传输。最后,还可将正交频分多路复用 (OFDM) 符号的资源组件映射至可实现空中传输的每个天线端口。
 
LTE 技术演进
    LTE 可充分利用众多用于 3G HSPA+(高速分组接入)的先进技术,其中包括 Turbo 编码、HARQ 和多天线方案。LTE 提供的解决方案可通过多天线信号处理实现 20 MHz、100 Mbps 的下行链路速率以及 50 Mbps 以上的上行链路速率。TI TCI6618 解决方案具备加值与推进算法的信号处理开销,能够支持双通道 20 MHz、300 Mbps 下行链接、150 Mbps 上行链接的 2x2 多输入多输出 (MIMO) 解决方案。此外,与 3G 系统相比,LTE 还可使用 OFDM 和上下行链路多输入与多输出 (MIMO) 技术实现显著的性能提升。
 
    OFDM 传输 – LTE 使用 OFDM 支持无线电广播传输,从而能够提供稳定的传输机制来避免恶劣信道条件下的性能衰减、窄带同频串扰、码间干扰和衰减。此外,其还可提供对时间同步错误的高频谱效率及低灵敏度。
 
    LTE 下行链路处理使用带循环前缀的多载波 OFDM 传输方式。在上行链路,带有循环前缀的宽带单载波 OFDM 传输能够大幅减少所传输信号的瞬时功耗变化。快速傅里叶变换 (FFT) 能够为 OFDM 调制解调提供低复杂度的高效率实施方案。
图 2 - LTE MIMO 信道模型
 
    MIMO 技术 – 为了提升性能,LTE 同时在发送器和接收机中都采用了使用 MIMO 天线的智能天线技术。MIMO 无需额外增加带宽或发送功率就能显著提高数据吞吐量并扩大频率覆盖范围,从而提供更高的频谱效率和链接可靠性以防止信道衰减。图 2 阐述了 LTE 2x4 上行 MIMO 信道模型和接收机的处理。
 
    多天线上行链路 MIMO 接收机技术能够有助于提高信噪比。在接收机主要受噪音损害时,最大比合并 (MRC) 是一种非常有效的天线合并策略。在干扰幅度非常强的信道条件下,最小均方误差 (MMSE) 结合技术是确定最小化均方误差的天线加权矢量的极佳方案。MMSE MIMO 均衡的浮点实施可显著减低计算复杂度,并实现极高性能,从而成就了高效率的 LTE MIMO 接收机。
 
    TCI6618 – LTE 推动器 TCI6618 SoC 是 TI TMS320C66x DSP 多内核系列成员。其基于 TI 最新的 KeyStone 多内核架构之上,适用于高性能的无线基础局端应用,是用以应对 LTE 设计挑战的完美方案。图 3 阐述了该器件的特性和处理组件。 

图 3 - TMS320TCI6618 方框图
 
    TCI6618 针对 LTE 的主要特性 KeyStone 多内核架构在业界率先提供了一种可将精简指令集计算机 (RISC) 和 DSP 内核同专用协处理器和I/O高度集成在一起的高性能结构。此外,KeyStone 也是业界第一款能够为所有处理内核、外设、协处理器以及I/O 提供足够内部带宽以实现非阻塞、零延迟接入的多内核架构。这主要得益于 4 种硬件的支持,如多内核导航器、TeraNet、多内核共享存储器控制器及超链接。
  
    多内核导航器是一种基于分组的创新型管理器,能够对 8,192 个队列进行控制。当向向各队列分配任务时,多内核导航器可提供硬件加速的调度,以直接将任务指向相关的可用硬件。基于分组的 SoC 可使用 2Tbp 容量的 TeraNet 交换中心资源进行分组传输。
 
    多内核共享存储器控制器能够在无需耗用 TeraNet 容量的情况下允许处理内核直接访问共享存储器,因而能够避免因存储器接入造成分组传输的延迟。超链接可提供 50 Gbps 的芯片级互连,使 SoC 能够协同工作。其极低的协议开销和高吞吐量特性使超链接成为芯片对芯片互连的理想接口。超链接与多内核导航器协同工作,可将任务透明性地分派给串联设备,而且执行这些任务就如同在其本地资源上运行一样。
 
 
    C66x 内核 – TCI6618 具有四个支持定点与浮点运算操作的1.2-GHz C66x 内核。其可提供 1.2 GHz 条件下每秒 153.6 GMAC 的定点运算性能以及每秒 76.8 GFLOP 的浮点运算性能。C66x 指令集架构新增了 90 条全新的高性能指令,尤其是浮点指令与矢量信号处理指令,从而能够支持 16 位数据的双路单指令多数据 (SIMD) 操作以及 8 位数据的四路 SIMD 操作。该款超长指令字架构可支持 8 个同步问题,并为复数计算和矩阵处理进行了优化。其具有更低时延的浮点能力与对 MAC 性能的 4 倍速增强,不仅显著加速了 LTE MIMO 的均衡,同时还提高了 LTE 所需的大部分 DSP 处理能力。
 
    BCP – 比特率协处理器 (BCP) 是一款可减轻无线信号链中总体比特率处理工作的多标准加速引擎。BCP 对以下处理功能进行了增强:
调制                     • 速率匹配
解调                    • 速率解匹配
交错                    • CRC 附加
•  解交错                  • 控制信道信息解码
Turbo 与卷积编码
 
    除了能够从这些功能上减轻 DSP 内核开销,BCP 也可实现 Turbo 干扰消除等高级接收机算法。Turbo 干扰消除可将信噪比 (SNR) 提高 3 dB,从而使频谱效率最多可提高 40%,这也是无线系统的关键性能指标。BCP 能够在提供 2.2 Gbps 下行吞吐量和 1.1Gbps 上行吞吐量的同时,还能大约减轻 DSP 周期的 15 GHz 负载。
 
    TCP3d – 第三代 Turbo 解码器协处理器 (TCP3d) 是对 LTE 上行链路处理进行 Turbo 解码的可编程外设。TCP3d 输入采用针对系统和校验位的软信道决策,而输出则采用硬信道决策。TCP3d 可生成 Turbo 交错表,能够执行 Turbo 解码并支持基于编码模块的 CRC 计算。TCP3d 具有非常小的驱动器开销,却比此前的 TCP2系列产品快了 7 倍。TCI6618 包含三个 TCP3d 协处理器,总吞吐能力经 6 次叠加可高达 582 Mbps。
 
   TCP3e – 第三代 Turbo 编码器协处理器 (TCP3e) 是一种可对 LTE Turbo代码进行编码以实现下行链路处理的可编程外设。TCP3e 的输入为信息位,而输出则为已编码的系统化校验位。其能够支持基于编码模块的 CRC、Turbo 编码及 Turbo 交错表生成。TCP3e 能以 150 Mbps 的下行链路吞吐量速率对每秒 450 Mbycles 的 CPU 处理减轻负担。TCI6618 具有 4 个 TCP3e 协处理器,总吞吐量高达 2572 Mbps。
 
    FFTC – 快速傅里叶变换协处理器 (FFTC) 是一款与 DSP 内核松散耦合的加速器。可将其连接至 TeraNet 并使用多内核导航器输入、输出需要 FFT 功能的分组。FFTC 具有循环前缀可插拔特性,能够对其进行编程以便在分组数据的开始部分忽略或添加样本;这允许在无需使用软件对循环前缀进行处理的情况下实现天线接口与 FFTC 之间的无缝连接。此外,FFTC 也可根据 LTE 要求对输入数据进行频率切换。以下列举了在 LTE 中使用 FFTC 的应用实例:
• 前端实时信号处理 FFT,包括循环前缀移除和频率切换;
 • 用于信道估计的离散傅里叶变换 (DFT)/离散傅里叶反变换 (IDFT);
• 用于信道声探的 DFT/IDFT;
• 用于频率失调补偿和估计的 DFT/IDFT;
• 用于普通用户解映射的 IDFT;
• 用于下行和循环前缀扩展的 IFFT;
• 用于物理随机接入信道 (PRACH) 的 DFT 和 IDFT;
• 用于干扰抑制组合处理的 DFT/IDFT。
 
    TCI6618 具有三个 FFTC 单元,最大组合吞吐量高达每秒 1,900 Mcarrier。在 20 MHz 带宽、2x2 MIMO 配置的 LTE 系统中,该 FFTC 集群可减少超过 1.6 GHz 的 DSP 内核处理开销。换句话说,其可为 SoC 节省比一个完整 DSP 内核还多的资源。
 
    RSA – 瑞克搜索加速器 (RSA) 可用于 LTE 编码块解码。TCI6618 拥有两个与两个 DSP 内核中的任一一个都能紧密配合的 RSA。RSA 可为相关性和搜索算法提供硬件加速,允许通过物理上行共享信道 (PUSCH) 解码高效实施上行控制信息 (UCI)。使用 RSA 可为基于 PUSCH 解码算法的 UCI 节省超过 1GHz 的 DSP 处理资源。
 
    AIF2 – TCI6618 第二代天线接口 (AIF2) 是一个专有外设模块,可在上下行基带 DSP 内核与高速串行接口(连接至数字无线电广播前端)之间支持基带同相与正交 (IQ) 数据的传输。AIF2 可支持 LTE 的频分多路复用 (FDD)、时分多路复用 (TDD)、通用公共无线电广播接口 (CPRI) 以及开放式基站架构发起组织 (OBSAI) 协议。AIF2 则能支持 6 个链路,其中每个链路均带一个 6 GHz 的SERDES 和每链路 64 个最大天线载波。
 
   AIF2 内置多内核导航器,并能直接与 FFTC 连接,从而为 LTE 系统提供了低时延的天线流量。此外,AIF2 也具有用于帧时序和同步的可编程无线电广播定时器,以支持多种标准。其能够提供 12 Gbps 的最大入口带宽和 12 Gbps 的最大出口带宽。
 
    网络协处理器 – 网络协处理器可提供主要用于 LTE L2 处理的以太网分组加速和安全加速功能。其内置 CRC 引擎可用于实现 LTE PHY 传输模块的 CRC 计算。
 
    高效 FFTC 前端数据分派 – KeyStone 多内核架构可在 AIF2 和 FFTC 之间实现无缝接口,而无需运行于 DSP 内核之上的软件的干预。此外,其还使用多内核导航器基础局端支持多内核负载均衡。
 
    AIF2 和 FFTC 专为 LTE OFDM 处理而精心优化。两者继续沿用多内核导航器的分组直接存储器存取 (DMA) 引擎,从而能够在无需 DSP 内核干预的情况下通过队列直接在 AIF2 和 FFTC 形成数据传输通道。
 
    图 4 阐述了如何在 LTE 上行符号处理过程中采用多内核导航器来实现负载均衡、调度、系统分区以及存储器占用的减少。 
 
    在该例中,可将 4 个天线信号流馈送到 FFTC 中,分区及调度信息被编程固化在 FFTC 输入队列描述符中。每个内核均具有 3 个专用的 FFTC 输出队列,队列中具有使用多内核导航器以逐包方式重新分配到不同内核的所需天线及数据符号信息。
 
     通过使用多内核导航器队列描述符报头协议专用信息,可对 FFTC 输出数据进行排序,以让一个队列接收 FFTC 输出数据符号,另一个队列接收输出导频信号。第三个队列包含可中断内核以启动数据处理的符号数据。内核能够高效处理前端 FFTC 数据而无需进行任何数据预处理开销。FFTC 通过将部分数据及导频符号路由到将执行信道估计以及均衡的每个内核来实现负载均衡。
 
图 4 – 利用多内核导航器实现负载均衡、调度以及系统分区
 
通过为FFTC 输出数据采用多内核导航器队列,L2 使用多区段主机分组描述符的存储器空间可节省下来。可将主符号前后的干扰保护音调存放在存储器段中,通过每次传输快速回收。仅将有用数据(主符号)存储在 L2 中以备后续处理。其结果是为 FFTC 前端处理减少了 50% 的存储器–-缓冲器使用量。图 5 阐述了如何采用多内核导航器队列链接的描述符来减少存储器的使用。
 
图 5 – 使用多内核导航器分组队列减少存储器使用
 
TCI6618 平台开发套件 (PDK) 包含适用于 BCP、FFTC、TCP3d、TCP3e、多内核导航器、RapidIO®、网络协处理器、增强型直接存储器接入 (EDMA) 以及芯片支持库等的驱动器。其可实现即装即用的精彩用户体验,同时能够大幅缩短研发周期。
 
采用 TCI6618 的 LTE 解决方案 TI 也提供 LTE PHY 软件,从而能够为针对 C66x 内核而高度优化的客户 PUY 解决方案提供构建模块。BCP 可减轻整个比特处理以及硬件中 PUCCH 格式 2、2a 与 2b 解码的负荷。LTE 库包括 PUSCH 符号、PUCCH 格式 1、1a 与 1b 解码、PRACH 接收机处理和物理下行共享信道 (PDSCH) 符号速率处理的相关软件。图 6 显示了使用 TI 具有 TCI6618 加速器的 LTE 库对下行 PDSCH 的完整处理过程。
图 6 - PDSCH 处理
 
    LTE 上行处理需要有效的 CPU 周期来实现 PUSCH 信道估计与均衡。根据天线数量,C66x 扩展指令集架构与浮点算术运算相对于 C64x+™ 架构而言可将 MRC 均衡器的周期降低 4 倍。由于具备浮点计算能力,诸如分块矩阵转置等更为高效的算法可用于实现同等性能 —— 相对于 MMSE MIMO均衡器更为复杂的定点 Cholesky 分解算法,其减少的周期数可达 5 倍。
 
   BCP 提供的控制信道解码可大幅减少软件周期数,且能够比软件应用中的典型算法提供更高的性能。在某些情况下,这能够节省多达 1.4 GHz 的 DSP 处理主频,相当于节约了一个多 DSP 内核。图 7 显示了使用 TCI6618 及其高度优化的 LTE 库软件而进行的 PUSCH 处理。
 
图 7 - PUSCH 处理
 
    此外,FFTC 也可用于信道估计以减轻 DSP 处理负荷。在 LTE 中,可基于嵌入在上行帧中的参考信号(资源模块中第 4 类信号)来执行信道估计。TI 的 LTE 库软件可提供信道估计功能(在子帧中的每个数据承载资源组件中执行)。
 
    信道估计的第一阶段可利用 FFTC 来构建频率平滑估计器。执行 IDFT 需要将信道估计从频域向时域转换,并利用矩形窗口来截取时域信道带以获得时域信道。或作为备选方案,还可选定能够减少噪声的阈值。随后,执行 DFT 可生成频域信道估计。信道估计的第二个阶段可通过对第一阶段估计结果的线性插值法/外插法,根据每个子载波进行计算。图 8 显示了 PUSCH 信道估计处理进程。
 
图 8 – PUSCH 信道估计
 
   除了可用于上行 PRACH 处理中的各个阶段,也可将 FFTC 用于 PUSCH 信道频偏补偿和估计。TCI6618 中的两个 FFTC 加速器能够显著降低 DSP 内核的 LTE 信号处理负荷。通过充分利用 TI C66x DSP 内核上的 LTE 库软件,和 TCI6618 硬件加速器,我们可在同一 TCI6618 器件中高度集成物理上行共享信道 (PUSCH)、物理上行控制信道 (PUCCH)、物理下行共享信道 (PDSCH)、物理下行控制信道 (PDCCH) 以及物理随机访问信道 (PRACH) 通道的 LTE PHY 处理。
 
   TCI6618 可支持两个 20MHz 带宽区段的 FDD LTE,以及 2x2 个使用高级接收机算法获取的 150 Mbps 下行和 75 Mbps 上行吞吐带宽的 MIMO。
 
   KeyStone SoC 多内核架构和无与伦比的 TCI6618 系统、外设、加速器带宽及吞吐量使得低成本的 LTE 移动宽带成为现实,同时也为市场带来了高性价比的 LTE 解决方案。
 
   结论 以 TI 多年无线基站系统知识和业经验证具有卓越性能的技术为依托,TCI6618 是在此基础上持续创新的成果。TI KeyStone SoC 架构可为 LTE 及其持续技术演进提供最高的吞吐量以及符合未来要求的架构。4 款同时集成了定点与浮点功能的高性能 DSP 内核可为 LTE PHY 处理提供业界功能最强大的内核。丰富系列的硬件加速器不仅可减少 LTE 系统时延,而且还能完全释放 CPU 资源,从而实现最佳的 LTE 系统性能以及独具竞争优势的差异化功能。TMS320TCI6618 可提供结合了业界开发生态系统且包含全面优化型 LTE PHY 库软件的最稳健硬件平台。平台开发软件可大幅加速开发进程,以确保为客户提供业界一流的 LTE PHY 解决方案。
 
如欲了解更多详细,敬请访问 http://focus.ti.cn/cn/docs/prod/folders/print/tms320tci6618.html
本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306116;邮箱:aet@chinaaet.com。
Baidu
map