随着去年FPGA率先宣布进入28nm工艺节点开始，28nmFPGA的舞台就没有冷场过，其量产也指日可待，而这一切都离不开“创新”的主旨在发挥能效。随着FPGA与ARM核、MIPS核等的融合之势不断增强，FPGA在嵌入式市场将开始新的“攻城略地”。

创新技术引领

28nm工艺使FPGA进一步缩小了与专用芯片(ASSP)和定制芯片(ASIC)在价格和性能上的差距，市场竞争将不断地从FPGA厂商之间的竞争，演变成FPGA厂商与ASSP、ASIC厂家之间的竞争。而这一切不只仰赖于工艺的进步，与其相生相随的是创新技术使其“锦上添花”。

赛灵思公司亚太区销售与市场副总裁杨飞对《中国电子报》记者介绍，赛灵思不仅在今年3月就发布了28nmFPGA，同时还是全球首家把堆叠硅片互联技术用到FPGA中的公司，这一创新的意义重大。他进一步解释，若只是根据摩尔定律，那么28nm只能够做到120万逻辑单元的密度，但通过这一技术，可把FPGA提升到200万个逻辑单元的规模，这样可进一步拓展FPGA的应用领域。此外，在28nm之后的工艺节点，存储和模拟部分将更难实现，采用此类堆叠的方式将成为提高良率、优化成本的有效途径之一。“赛灵思的另一大创新是所有基于28nm的7系列器件均采用统一架构，以相同的架构构建块按不同比例组合，并针对不同应用进行了优化，能满足从最低到最高器件密度和功能需求。”杨飞接着表示，“统一架构提供了可扩展性，提高了生产率，使得客户可以最大限度地减少重新编码、重新仿真的工作。”

而Altera在40nm系列产品大获成功的基础上，其28nm系列产品亦实现了多种创新。例如28Gbps收发器、部分可重配功能、嵌入式Hardcopy模块等，极大地扩展了28nm FPGA的密度和I/O性能。Altera亚太区高级市场经理罗嘉鸾介绍，28Gbps收发器将帮助用户实现单片400G系统等下一代设计，而不需要采用昂贵的外部元件。而嵌入式HardCopy模块可用于实现增强标准或者需要大量逻辑的功能，例如接口协议、专用功能和专业定制IP等，从而帮助用户缩短设计面市时间。

而利用部分重新配置功能，设计人员无需关断系统就可实现部分FPGA逻辑的重新配置，不但降低了功耗和成本，而且还有效地提高了逻辑密度。对于Altera而言，这一创新使其能够面向特定市场迅速开发不同型号的各种产品。

而在FPGA市场走中低端路线的莱迪思公司却在架构上大做文章。“对于中端和低密度器件，65nm仍然是最常见的工艺节点，架构的决策比工艺节点更重要。在不牺牲性能的情况下，降低成本和功耗是由架构决定的。由于设计决策和使用技术，我们的65nm　LatticeECP3只有竞争对手40nm器件价格和功耗的一半。”莱迪思企业营销副总裁及幕僚长Douglas Hunter进一步指出：“随着时间的推移，莱迪思将转移到更小的工艺节点，但时间将取决于客户的需求。”

需要指出的是，专注于SRAM技术的FPGA已挺进28nm时代，而快闪FPGA技术即将进入65nm时代，这是两种截然不同的FPGA创新方向。唯一开发快闪FPGA技术的美高森美SoC产品部陆地产品副总裁Rich Kapusta提到，使用快闪技术的主要创新优势表现在高安全性、高可靠性、低功耗和高集成度等方面，使用快闪技术使得美高森美成为这些性能方面的领先者。

SoC FPGA时代加速前行

随着集成密度的提高，FPGA厂商在相关产品里先后推出了带ARM核的FPGA，使得SoC第一次在FPGA上得以真正实现，SoC FPGA时代已经来临，FPGA巨头也在不遗余力地大显身手。

最近，赛灵思推出了将FPGA与ARM核集成的可扩展平台“Zynq系列”。赛灵思亚太区销售及市场总监张宇清介绍，Zynq系列带了760个DSP引擎，性能超过910GMAC。并且FPGA跟ARM的连接架构专门采用处理器与FPGA定制的标准架构，这一架构的优势体现在可实现3000个内部互连，带宽可达到100Gbps。他进一步指出，集成与分立的优势在于分立的FPGA和ARM的互连，其管脚非常有限，最多可解决1300个管脚。以前FPGA是硬件可编程，有了Zynq系列，可通过ARM实现软件编程，因而Zynq系列将可广泛应用于智能视频监控、汽车驾驶员辅助系统、工控等，此领域在2014年市场总值将达127亿美元。

在嵌入式系统上进行了多年的创新投入后，Altera已经启动了“嵌入式计划”，其目的是建立一个基于一种FPGA设计流程方法的多家供应商、多CPU体系结构SoC FPGA平台。今年5月，Altera、MIPS以及SLS公司联合发布MP32内核，成为业界第一款基于MIPS的FPGA优化软核处理器，目前医疗成像和通信市场的前沿企业已经开始大批量采用MP32。随着这一嵌入式计划的实施，FPGA会因与处理器的组合带动而进入更多的应用领域。

而美高森美SmartFusion cSoC是集成了FPGA、Cortex-M3处理器和可编程模拟资源的器件，能够实现完全定制、IP保护和易用性的优势。在提供相较传统固定功能微控制器更高的灵活性之余，更没有在传统FPGA上软处理器内核的高成本。

对FPGA厂商而言，进入嵌入式市场需要合作伙伴的全力支持，分销商是关键的环节之一。安富利科汇中国区域总裁辜其秋就表示，我们需要为客户提供新的参考平台，同时需要紧密地保持和FPGA厂商的合作，确保客户能够第一时间得到最充分的技术支持和产品更新。

多重方法提高设计便利性

虽然FPGA的性能已越来越接近ASIC，但其设计复杂度也在线性上升，对整个开发流程以及设计方法学提出了更高的要求。辜其秋指出，以前的设计可能只有1～2个时钟域，时钟要求也不高，编译时间在30分钟左右就能够达到时序收敛，但是现代的设计往往采用一些大型芯片，时钟域或多达10个以上。这种情况下，编译时间、时序收敛、甚至布线的成功率都会成为很大的挑战。因而，FPGA公司不仅需要集成更强大的IP到器件中，还要提供强大的设计工具。

FPGA厂商的选择可谓“殊途同归”，通过收购和合作来使客户的设计开发更快捷高效。

Altera推出新一代系统集成工具Qsys。在成功的SOPC Builder基础上，Qsys实现了新的系统开发特性以及新的高性能互联，它具有多层次设计，支持业界标准IP接口，支持高效的设计重用等优点，这是突破性的改进。

赛灵思公司日前推出最新版 ISE 13.2设计套件，为28nm 7系列产品提供支持。最新版ISE软件增强了PlanAhead设计分析工具的功能，不仅可提供部分重配置功能支持，而且其前端到后端综合项目管理环境可提高设计效率。杨飞表示，传统FPGA开发只能写RTL代码，收购AutoESL公司后，可以用C语言来开发FPGA，这样可在更大范围推动更多的工程师来开发FPGA，而不只局限于硬件工程师。也就是说，整个FPGA开发周期会变得更短，大大提升设计生产力。

而莱迪思的新一代设计软件Lattice Diamond帮助用户在三个关键领域做了重点的改进：设计探索、易于使用以及改善设计流程。

最近，美高森美SoC产品部也宣布SmartFusion cSoC器件现在获得FreeRTOSTM的支持，通过FreeRTOS，产品开发人员获得了更广泛运行于SmartFusion cSoC的操作系统和通信协议选择，从而加速其工业和网络应用设计。

当然，设计工具离不开第三方工具商的支持。北京阿尔戴信息技术有限公司(ALDEC)总裁白一波也指出，随着芯片设计的规模越来越大、逻辑越来越复杂，要求工程师采用比以往任何时候更高层次的设计方法来进行设计，可编程芯片的软件设计、验证等则需要越来越强大的第三方EDA工具的支持。

需要强调的是，在整个设计里，IP核会扮演越来越重要的角色。随着FPGA的功能和性能越来越强，基于IP核的设计将会逐渐成为今后FPGA设计的主流。