kaiyun官方注册
您所在的位置: 首页> 模拟设计> 设计应用> 手机射频和混合信号集成问题解决方案[图]
手机射频和混合信号集成问题解决方案[图]
Avarind Loke,Bala Ramachandran
摘要:一直以来,蜂窝电话都使用超外差接收器和发射器。但是,随着对包含多标准(GSM、cdma2000和W-CDMA)的多模终端的需求不断增长,直接转换接收器和发射器架构变得日趋流行。在过去十年中,集成电路技术取得长足发展,使得在单一芯片上集成各种不同的RF、混合信号和基带处理功能成为可能。
Abstract:
Key words :

一直以来,蜂窝电话都使用超外差接收器和发射器。但是,随着对包含多标准(GSM、cdma2000和W-CDMA)的多模终端的需求不断增长,直接转换接收器和发射器架构变得日趋流行。在过去十年中,集成电路技术取得长足发展,使得在单一芯片上集成各种不同的RF、混合信号和基带处理功能成为可能。

一个典型的蜂窝收发器(见图)包括RF前端、混合信号部分和实际的基带处理部分。就接收器而言,通常的架构选择包括直接转换到直流、极低中频(IF)和直接采样。直接转换到直流的方法会受直流偏移和低频噪音干扰,而低IF可以减轻这类干扰,但镜像抑制却是一个关键性挑战。RF的直接采样则存在一些固有缺陷,如低频噪音、宽带信号的交叠以及动态范围需求。

图1 直接转换到直流的架构受制于直流偏移和1/f噪音问题。其它的蜂窝收发器架构包括极低IF和直接采样。

在上述所有架构中,关键的挑战是集成模拟和数字功能。一旦信号下变换为直流或极低中频,不希望的干扰信号会伴随有用信号产生,而且其强度明显高于有用信号。对这种混合信号进行数字化处理需要一个高动态范围的A/D转换器,该转换器必须具有出色的噪音和无杂散动态范围性能。以GSM通信为例,偏移载波3MHz处的干扰信号比有用信号高76dB,而偏移600KHz处的干扰信号比有用信号高56dB。这确定了A/D转换器的上限。

此外,在参考灵敏度水平,A/D输入端的有用信号可能只有1mV(-60dBV)。为了不降低噪音指数性能,量化噪音的基底必须足够低,对1mV信号要求是在-80dBV。另一方面,CDMA和W-CDMA具有更低的信噪比要求,所以可容忍的量化噪音基底范围相对较宽。

高动态范围的Σ-Δ转换器可以从连续时间转换器到离散采样时间转换器等不同类型的器件中进行选择。连续时间A/D转换器的优势是提供了抗交叠滤波器,它可以嵌入作为转换器的一部分。而离散时间转换器则需要在转换器前放置一个抗交叠滤波器,以消除频谱镜像。

调制器的阶数是影响动态范围的另一个设计参数。高阶调制器可以增加动态范围,但会导致潜在的稳定性问题。单位量化器与多位量化器之比也会影响动态范围特性。每个附加位可以提供6dB的动态范围,但这个拓扑结构需要在反馈通道中进行不匹配修整,以获得所需的动态范围。

在天线后端,尽早进行数字化有助于获得鲁棒设计和更低的成本。模拟元件的宽容差要求可被免除,而数字模块可以按数字工艺缩小几何尺寸,从而减小芯片体积和相应成本。这还有助于走向真正的软件无线电架构,其中A/D和数字后端模块可以自动适应CDMA、W-CDMA和GSM等标准。在选择架构时必须考虑多模无线电新近提出的一些要求,如系统交接时W-CDMA和GSM要同时工作、为了提高容量要采用多样性接收以及蓝牙功能等。多个标准的同时工作将不允许功能模块的复用,因而有可能增加裸片的尺寸和功耗。

高动态范围A/D靠一个高速采样时钟提供时钟信号,所以在设计和布局阶段必须仔细考虑基底噪音及RF前端的耦合噪声。来自RF采样时钟谐波的干扰如果处在通道带宽之内的话,可能会降低接收器的性能。一旦信号实现了数字化,一个公共的硬件平台可用来提取期望信号,同时阻止干扰信号。几项射频功能,如直流偏移抵消、自动增益控制和频率偏移校正等,在实际的数据解调之前可以作为射频的一部分被执行。这减轻了对DSP指令运算速度方面的要求,同时使无线电控制方式更加灵活。

发射器架构

用于多个标准的发射器架构包括直接上变频、转换环、利用锁相环的调制以及极环。发展趋势是进一步数字化以降低总发射器链路中的模拟含量。关键的挑战包括漏电流、动态范围要求以及成本。采用Σ-Δ调制器的锁相环调制技术承诺可以实现低功耗,是一种更简单的架构方法。

对于CDMA和W-CDMA等系统,AM和PM元件的分离是必要的。这引出了极环架构,它正取得更广泛的应用。但将极环架构用于宽带系统仍存在困难,在宽带系统中AM和PM元件的校准以及频谱失真的影响是非常关键的。尽管直接调制方法具有兼容多种标准的优势,但在满足噪音基底需求方面仍存在挑战。多模手机需要几个大体积的SAW滤波器来衰减接收频带的噪音。

为了减轻对重构滤波器的要求,发射器端进行的信号数字化可以包括I(同相)和Q(正交)过采样D/A转换器。由于发射器中没有干扰,这在一定程度上简化了转换器的设计。在发射器链路设计中,仍需要考虑能够充分满足频谱屏蔽要求的动态范围。

发射器链路的最后一级是功率放大器,在某些系统中最大的发射输出功率接近3瓦。在这个功率下保持高效率是至关重要的。传统上,功率放大器一直采用GaAs或InGaP进行设计。

近来的趋势倾向采用CMOS功率放大器,这有可能使它同发射器的其余部分集成在同一个芯片上并降低系统成本。但是,这样做在效率、热特性和隔离方面仍存在一些挑战。

作者:

Avarind Loke
系统工程高级主管
Email:Avarind.Loke@skyworks-inc.com

Bala Ramachandran
首席工程师
Email:Bala.Ramachandran@skyworksinc.com
Skyworks Solutions公司RF系统事业部

此内容为AET网站原创,未经授权禁止转载。
Baidu
map