Synopsys Discovery 2009平台再次刷新验证速度新纪录
2009-04-14
作者：Synopsys公司
新思科技(synopsys)日前发布了其“具有里程碑意义的”最新一代针对模拟/混合信号(AMS)和数字设计的完整解决方案－Discovery 2009验证平台。来自该公司的消息称，通过在整个平台中采用多核仿真技术与VCS功能性验证、CustomSim统一电路仿真解决方案、以及全面的低功耗验证技术，Discovery 2009能够提供比之前解决方案快达四倍的验证速度。
从最早的Compiled，到之后的Roadrunner、Radiant、Native Testbench(NTB)，synopsys使VCS的验证速度每两年提升2-3倍。2008年3月，该公司又宣布了一份全面实施多核技术的规划，计划在其验证、实现和制造平台上广泛配置先进的并行、多 线程、及其他优化的计算技术，以缩短芯片的研发周期。其最新的技术成果就是目前我们所看到的VCS多核技术扩展。
Synopsys平台营销高级总监Steve Smith对记者说，随着IC设计中更多内核的出现，工程师们除了一直试图在性能、功耗和虚拟化之间寻找最佳平衡点之外，还不得不“迎接”越来越多来自验证方面的挑战。“比如，你有可能需要跑更多的仿真循环以便找到隐藏的BUG，或者是，必须去验证那些功耗管理电路。”
效率提升的关键在于synopsys此次将VCS多核技术与Native Testbench编译器进行了结合，把原本耗时的计算处理任务(仿真、覆盖率、断言、调试等)动态分配至多个内核进行并行处理，从而能够再次刷新验证速度记录。“这不能不说是一个完美的组合”，Steve表示。
“VCS的出现把NTB优化应用推进到了多核CPU层面上，不仅包括之前提及的计算处理任务，还包括待测设计(DUT)。”Steve进一步解释说，“以前的仿真器只能在一个处理器上运行。而如今，设计层面并行性(DLP)让用户能够同时模拟一个核的多个实例(instance)、一个大型设计的多个部分、或者以上两者的结合；而应用层面并行性(ALP)则可以让设计者在多核上同时运行testbenches、断言、覆盖率和调试功能。”
从现场展示的数据来看，相比之前的单核技术，在采用VCS多核技术之后，CPU、图形处理芯片(Graphics)、SoC、Network ASIC的验证速度分别提高了3.4倍、7倍、5.6倍和3.5倍。
另一方面，随着消费类应用的普及，混合信号芯片的设计和验证成为EDA行业新热点已成为无可争议的事实。但问题是，如何向工程师提供一套整合的电路仿真解决方案，以便有效地验证不同类别的电路(包括定制数字电路、模拟电路与存储器电路)，并同时确保方案具备必要的性能和准确度呢？
CustomSim的出现为满足这样的需求做出了有益的尝试。Synopsys模拟混合信号部门产品营销总监Graham Etchells介绍说，在之前的设计中，有些芯片的电学特性检查需要手工完成，很容易使工作效率低下。“例如，为了确保某个Block由于悬浮门、直流漏电通路引起的漏功耗不能仅通过动态仿真验证来确认。”
Synopsys方面的做法是用CustomSim将目前的电路仿真技术NanoSim、HSIM和XA整合到统一的、具有多核处理能力的仿真系统中，包括静态和动态的本征电路检查，如下电浮栅电路、电平移位器失调、栅氧化层击穿和正向偏压体效应二极管，快速识别违反设计规则的情况和功耗管理的漏洞，并与VCS仿真器通过内建的DKI无缝接口一起完成全片的验证。
“这些在过去都是不可想象的。”Graham对CustomSim平台抱有相当大的期望，“现有的仿真解决方案在有精度需要时利用纯SPICE仿真器，有速度要求时用传统的FastSPICE。但今天，我们把CustomSim集成在统一的AMS验证环境中，确保使用者拥有统一的输入/输出、统一的SPICE模型和统一的波形分析工具。”
此外，为了强化其在低功耗设计和验证领域的优势，Discovery 2009还在从RTL到晶体管的多个抽象层次中集成了更多的低功耗验证能力。在由Synopsys、ARM、Renesas三家公司联合推出的最新《低功耗验证方法学手册》里，带有MVSIM的VCS提供了符合相关定义的Voltage-Aware RTL级和门级的仿真能力、自动断言功能以及全面的验证覆盖率；而CustomSim则通过识别欧姆压降、电子漂移和静态功率泄漏的能力，在晶体管级验证复杂的功耗管理设计。