kaiyun官方注册
您所在的位置: 首页> 电源技术> 设计应用> 一种高电源抑制的基准源的设计
一种高电源抑制的基准源的设计
摘要:电子镇流器的供电方式为半桥输出接稳压管给芯片供电,其输出电压为高压正弦波(50~100 kHz),加之芯片内数字部分的干扰,这就给芯片的电源带来较大的干扰。因此对芯片内基准的中频PSR(Power Supply Rejection,电源抑制)有较大要求。本文从此角度在Brokaw带隙基准的基础上进行改进,采用LDO与基准的级联设计来增加其PSR。
Abstract:
Key words :
  电子镇流器的供电方式为 半桥输出接稳压管给芯片供电,其输出电压为高压正弦波(50~100 kHz),加之芯片内数字部分的干扰,这就给芯片的电源带来较大的干扰。因此对芯片内基准的中频PSR(Power Supply Rejection,电源抑制)有较大要求。本文从此角度在Brokaw 带隙基准的基础上进行改进,采用LDO与基准的级联设计来增加其PSR。

  1 电路结构

  1.1 基准核心

  目前的基准核心可以有多种实现方案:混合电阻,Buck voltage transfer cell,但是修调复杂,不宜工业化。本设计采用Brokaw基准核心,其较易实现高压基准输出,并且其温漂、PSR及启动特性均较好。本文采用的改进的Brokaw基准核心的结构如图1所示。

d.jpg

  对此核心的分析:

三极管的输出电流公式:

a.jpg

  其中I是三极管射极电流,Is与射极面积成正比,n为一常数,取1。这里,取VQC2:VQC1=8:1,因此Is2=8xIs1,又I1=I2,分别代入(1)并相除,整理得:

b.jpg

c.jpg

  其中Vbe1是负温度系数,Vt是正温度系数,RC2与RC1是同类电阻,温度系数相抵消,选择合理的RC2/RC1,就可以得到一阶补偿为0的基准电压,可以很好的满足本芯片的要求。

  在电流镜的选取上,采用威尔逊电流镜,精度高,不需外加偏置电路,因此电源抑制比较高。输出管采用mos管,对VQC5、VQC1支路电路影响小。通过增加MC1,使VQC2和VQC1的集电极电位相近,减小误差。

e.jpg

  产生的Vref为4.75 V,在放大电压的同时,PSR、温漂均放大了4倍,即PSR升高了12 dB(在随后的仿真波形中可以看到)。

  1.2 LDO

  LDO在低频时的PSR主要取决于运放的增益,为此选择折叠共源共栅电路。此LDO电路基于文献中的电路修改,如图2所示,并采用PSR高的偏置生成电路。

f.jpg

  1. 3 启动电路

  Brokaw核心本身存在0状态,VQC5基极为高电平,VQC2、VQC1基极为低电平,因此引入如图3的启动电路。

g.jpg

  图3中右下角即为启动电路。对于常规Brokaw基准,当VQC2基极电压低于启动电压时,VQCS2将VQC5基极电压拉低VQC2基极电压拉高,使电路启动,所以VQCS2仅需很小的基极电流就可以使电路启动。

  但是,由于本设计采用LDO供电,而LDO的参考电压是bg,存在死循环,即bg低,则LDO低,所以基准核心的VQC5无法给VQCS2提供电流,也就无法提高VQC2的电压即bg,因此需要外界提供大电流bias-start,使得当LDO无法启动基准核心时,此电流可以足够大,在RC4上产生的压降使bg达到足够大,继而LDO达到使基准核心启动所需的最低电压,从而使电路进入自动修正状态,最终使bg和ref达到指定电压。

  这样虽然能启动,但是,正常工作时,此大启动电流bias-start将通过VQCS1和VQCS3流向地,增加了系统的负担。因此,在电流输出管MB3下加入控制管MBC,并使得在正常工作时,LDO的高电压足以使MBC关断,从而降低启动电路的损耗。

  2 仿真与分析

  本次设计的仿真基于ASMC的1 μm的高压BCD工艺。

  2.1 启动仿真

  图4是工艺角为tt,t=27℃时的启动仿真,此基准需要3 μs就可建立正常状态,这是由于基准核心中的Cc1选取为比较小的2 pF的结果,这样做的另一个结果就是中频PSR有所降低,实际电路可根据需要选取Cc1的大小,如果需要中频PSR较大,但对启动时间要求较低时,可以选取大Cc1(如Cc1选取10pF,则最高PSR将降为-28dB,但启动时间升至10μs)。LDO、ref、bg的启动过程比较平稳,没有过冲现象。

h.jpg

  MBC控制作用的简述:在1μs时流过100μA的启动电流,当LDO、ref、bg建立最低工作电压后,启动电路开始关断过程,电流急剧减小,并最终在2μs时接近0A。整个电路正常运行时消耗的电流是266μA。

  2.2 温漂仿真

  图5为不同工艺角下的温漂仿真。仿真结果表明,此电路可以达到ref-45 ppm、bg-7.5 ppm的低温漂。实际电路存在器件的不匹配和误差等,虽然达不到理论上的温漂,但通过仔细布版、修调带隙核心电路中Rc1、Rc2,可以达到较低的温漂。

i.jpg

  2.3 PSR的仿真

  图6为工艺角tt,vcc=8.5V,t=27℃时的PSR的仿真,此基准对电源干扰的抑制能力较强,4.75V输出电压在工作频率60 k左右时的PSR达到了-75.1 dB,能有效抑制由半桥产生的震荡;而且对来自数字部分的高频震荡也有较强的抑制能力。

j.jpg

  表1为输出电压bg在不同工艺角下的PSR的仿真结果,本电路在不同工艺角下都能在高电源干扰的芯片中正常工作。

k.jpg

  3 结论

  本文通过结合LDO与Brokaw基准核心,设计出了高PSR的带隙基准,此带隙基准输出的1.186 V电压的低频PSR为-145 dB,最高PSR为-36 dB,温漂可以达到7.5 ppm,适用于电子镇流器芯片。本设计还优化了启动部分,使新的带隙基准可以在短时间内顺利启动。此电路根据需要还可以修改基准核心中的Rc3、Rc4,采用多段电阻分压方式,以输出多种参考电压,方便灵活定制芯片。



此内容为AET网站原创,未经授权禁止转载。
Baidu
map