三十多年来，本体硅（bulk silicon）MSOFET工艺一直是晶体管器件所采用的主要CMOS工艺。我们非常热衷于从缩小晶体管来提高密度和性能。在相同的成本上具有更快的速度、更大的内存，是一件多么美妙的事情！越来越多的在工艺上的进步目前已能使完好的特征尺寸升级到90nm技术节点。然而，在深层纳米尺寸满足对漏电和性能的需要却迅速地把传统的晶体管逼入困境。
要使性能得到继续的升级，人们正在采用新型材料和结构来改善传统的CMOS工艺。在超过32nm及以上的技术上，面对着功率性能前所未有的挑战，晶体管可能通过一系列的跳跃式创新得到发展吗？尽管答案仍在探索之中，从金属/高K栅堆叠、新型应变硅到多栅器件等等新型材料和器件结构竞相发起这场革命。
当晶体管忙于开关时，微小的晶体管会消耗能量，因此依靠封装更多的晶体管来提高密度并不凑效。不同工艺的能耗可通过动态功率来测得：
动态功率=CVdd2F
C=器件电容
Vdd=电源电压
F=开关频率
此外，作为一种并不完全的开关，即使当它们关闭时也会漏电，这一点对待机功耗起到作用。
待机功耗=I漏电xVdd
I漏电=漏电电流
当你把10亿只晶体管集成到一个100mm2面积的裸片上时，功耗就会迅速增加，且情况正变得更糟。对功耗进行管理是当前从系统、设计到工艺的所有人员的压倒一切的活动。降低功耗并不难，难在你要跟性能进行平衡。
短沟道静电学
由于工艺和材料的限制，在我们急于压缩门栅和沟道尺寸之时，源/漏结点和门栅电介质的升级却不没能跟上不能步伐。这导致短沟道静电更加不足，当器件关闭时，门栅对源-漏的漏电影响更弱（也就是亚门限模式）。随着在门栅与超出正常界线的源/漏之间的沟道电荷分配的增加（如图1），会导致亚门限漏电增加，这点可从门限电压出乎我们意料的降低中反映出来（图2）。
图1：器件电荷分配的影响有以下三种情况：（a）统一的沟道渗杂；（b）超浅结；（c）高的容器植入掺杂。
图2：以门栅极长度（Lg）为函数的器件阀值电压（VT）及源/漏漏电的曲线。对于更小的Lg，短沟道效应的开始造成VT减少。这一点同时伴随着源？漏漏电的指数增长。
要缓减这一状况，我们可使源和漏结点（xj）更浅且更陡（图1b），或者通过增加结点周围的沟道掺杂，来屏蔽静电对源/漏的影响（降低耗尽宽度）（1c）。由于低阻抗超浅结点特别具有挑战性，我们在进行伸缩时，大量的增加沟道掺杂来抑制漏电。增加掺杂会带来两种不良的副作用，会导致开关电流（Ion/Ioff）比急剧降低，该比值对于好的开关应被最大化。通过实现低亚门限摆幅（S），静电的开关比可（图3）以最大化。一个简单的一维MOS电容器的S描述忽略了由［1］给出的源/漏的电荷分配的影响：
S = 1/（亚门限斜率） = 2.3 kT/q （1 + Cdm/Cox） ~ 2.3 kTq （1 + 3Tox/Wdm）
T = 温度
Cdm = 损耗电容
Cox =门栅电容
Tox =门栅电介质厚度。
Wdm = 沟道损耗宽度
取决于栅极与沟道之间的电容耦合（Cdm/Cox），S测量门栅在关闭与打开沟道之间摆动的良好程度。增加沟道掺杂，而不使门栅电介质厚度（Tox）相应地减少，会导致S的增加。对于短沟道MOSFET" title="MOSFET">MOSFET，S也可通过门栅与短沟道之间的电荷分配得到增加，这也会受到终接电压的影响。显然，在维持良好短沟道控制时，如果缺乏沟道掺杂（Cdm~0），S值就最小（例如，最小化的源/漏门栅电荷分配）。如果不能完全自由地伸缩门栅电介质厚度及结点深度，由于短沟道控制在那时变得极度依赖于越来越多的沟道掺杂，从而使S最小化对于体MOSFET而言就是一个令人畏惧的事情。
图3：具有匹配的电流，但具有不同的亚门限斜率的两个器件之间的亚门限行为。
掺杂的另一个高代价是损伤传输速度。具有高沟道掺杂的器件被迫在更高门栅电场进行工作。这增加了具有门栅电介质界面沟道载流子的散射，导致载流迁移率（图4）和折衷的驱动性能的大幅下降。
图4：对于不同沟道掺杂水平（NA）和温度［2］， MOSFET的电子迁移率是有效电场的函数。
超薄体器件
绝缘上硅（SOI）的异质结构为建造具有超薄硅体（硅厚度Tsi《10nm）（图5）的器件创造了机会。通过由硅电介质界面建立的天然静电屏障，超薄SOI提供一种控制短沟道效应的可选手段。由于受到超薄硅沟道的限制，源/漏结点深度现在就自然的变浅了。
图5所示为一个具有金属门栅和高K门栅电介质的40nm-Lg全耗尽超薄（UT）SOI器件的透射电子显微镜（TEM）图像。
与体晶体管不同，超薄SOI通过它们的体结构来改进短沟道静电效应，这一结构减少了它们对沟道掺杂的依赖（图6）。要采用沟道掺杂工艺来控制最小体晶体管中的漏电，防止其增长到不可控制的水平，这可通过采用薄Si来计算。由于损耗电容Cdm保持为最小值，通过减少S，可使得开/关电流的比率最大化 。
图6 所示为体MOSFET与超薄（UT）SOI所需的沟道掺杂之间的比较，以为给定Lg实现相同的短沟道控制（SG： 单一门栅，；DG： 双门栅；PD-SOI： 部分损耗的 SOI）。
由于具有低沟道掺杂或不具沟道掺杂，这样一个器件的门限电压可主要通过门栅和电介质材料来确定。由于等效的沟道损耗宽度？Wdm？比Tsi更大，因此，沟道是完全损耗的。通过放弃使用沟道掺杂物来控制短沟道效应，完全损耗的SOI器件能在减少的有效电场进行操作，在此，载流子迁移率更高（图7）。
图7与等效的体晶体管相比，在具有更高迁移率的情况下，FD-SOI器件能以更低的有效电场工作。
取消沟道掺杂也减少了因随机掺杂物波动引起的可变性。尽管在薄Si体厚度中有变化，与有掺杂体器件相比，FD-SOI器件显示非常大地改进了器件与器件之间的匹配性能 （图8）。这对于存储容量不断扩大的SRAM和受随机变化影响的模拟技术而言则是非常重要的。
图8： FD-SOI与其它来自不同工艺的等效器件之间的失配比较（PDSOI：部分损耗的SOI）。
FD-SOI对浮体效应的免疫性和最小化源/漏（S/D）结电容（Cj）以及跟金属门栅和高K电介质的结合，为低功耗和混合信号应用提供了多种优点，这些优点包括降低的门漏电、良好的线性及低噪音［3］（图9）。
图9：与PDSOI器件相比，FD-SOI 器件显示出更低的噪音。
应变硅与增强传输特性
通过改善短沟道静电的影响，降低了漏电、可变性及待机功耗。在某种程度上，它甚至改进了传输特性。然而， 要充分地降低动态功耗，而不必对漏电和性能作出折衷，就需要进一步增强传输特性。
由于动态功耗的二次方程式取决于Vdd （CVdd2F）， 调整电源电压是降低动态功率的最有效的方法。然而，如果门限电压并没有降低， 那么，Vdd的减少会导致晶体管中载流子密度（Qi）的大量损耗。
Qi（max） ~ Cox （Vdd-VT）
由于源/漏漏电呈指数地依赖于VT（图2）， 要调整VT就变得十分受到限制。此外，Cox的增加受到Tox的限制， 这一点最终受到门漏电和电介质可靠性的限制。 当晶体管被堆叠以减少漏电时，一个类似的问题又出现了（图10）。在逻辑模块中的堆叠器件要减少其最大门栅过驱动的虚拟节点（Vdd‘-VT），因此，它们会随着堆叠的增加变得更加弱。
图10：晶体管堆叠对于实现“休眠”晶体管和电源门控技术已很常见。
要恢复相同的电流（I=Qi速率），载流子速率（或迁移率）必须得到增加以弥补Qi损耗。这正是迁移率随应变硅的优越而得到增强之处。
随着英特尔宣布，把应力衬底材料和SiGe源/漏的结合进入90nm 技术节点，针对不同工艺的应变硅已应用到产品之中，被集成以增强他们的CMOS器件［4］。此外，人们还研究了从双压力衬底到衬低应变硅的许多其它的方法。推动晶体管性能的根本目标是相同的：实质性地增强迁移率，我们能在维持电路性能的同时，为降低动态功耗，而对驱动电流进行折衷（图11）。
图11： 振荡器电路模拟表明：在保持频率性能的同时提高迁移率，通过把Vdd从1.2V 降到1V，可以减低平均功耗。
这就意味着提高迁移率？传统的高性能晶体管的发展推动力？也开始向低功耗管理这个前沿转移，因此，要研究获得更高迁移率的缩放路径。
通过工艺技术把现有各种应力材料的优势结合起来并加以增强，是进一步提高性能的自然方法（图12， 13） ［5］。最终，除了应变硅外，可能还需要具有更高迁移率的非硅材料，从而引领工艺及设计工程师努力开发新工艺并解决各种设计复杂性问题。
图12：直接制作在在绝缘体上的应变硅（衬底应变）与嵌入式SiGe源？漏及衬底应力材料的结合，可以实现混合应变PMOSFET。
图13：由应力衬低结合的绝缘体（衬底应变硅）上直接制作的应变硅增强了的NMOSFET性能。
提高迁移率终于获得了成功？ Lg和沟道迁移率的提升加速了晶体管沟道阻抗（Rch）的降低，而寄生源/漏和接触电阻（Rsd）要以更慢的速度降低。由于寄生参数导致越来越多的电压降，增加Rsd/Rch比率会导致逐渐抵消所增强的晶体管性能，尽管迁移率增加（图14）［6］。这就意味着，要把寄生电阻急剧降低的新型工艺与提高迁移率同时开发，以避免相互抵消。
图14：因迁移率增强，驱动电流增强及作为Lg应变硅函数之一的Rsd/Rch加速了Rsd/Rch的增长，导致返回的驱动电流逐渐减小。
本文小结
我们发现日益改进的静电学及晶体管传输有助于形成一种成熟的方法，这种方法能够降低有源和待机功耗。要做到这一点，新型晶体管结构和材料拓展了性能？功耗设计空间，使之超跃了传统的本体硅晶体管。最终，通过构成一个由多层系统-电路-器件电源管理生态系统构成的底层，晶体管的创新将会继续在定义下一代提高功效的策略时发挥关键作用。