视频动目标检测与跟踪技术是当今世界重要的研究课题，它涉及图像处理、自动控制、计算机应用等学科，广泛应用于军事领域的各个方面：预警、火控、制导等；在民用领域的应用也随着该技术的日益成熟，以及成本的大幅度下降而逐渐得到越来越广泛的推广。

所谓视频动目标检测装置是一个可以完成标准制式视频图像的采集和处理，从而实现运动目标识别与跟踪的智能图像处理系统，这类系统具有运行复杂灵活的算法以及处理大数据量视频图像的能力，还要求系统具有实时性，同时体积、功耗、稳定性等也有较严格的要求。本文从系统设计的角度出发，采用TI公司的TMS320C6455高速DSP芯片，以FPGA、SAA7113H等高集成度的外围电路构建了一种满足实时性要求的动目标检测装置，该装置体积小、功耗低，在实时监控等领域有很大的应用前景。

1 系统硬件设计

1.1 TMS320C6455简介

TMS3206455是TI公司推出的最新高速DSP，其主要特点是结构上采用了Veloei(VLIW：Very Long Instruction Word)超长指令字内核结构，最高时钟频率为1.2GHz，每个周期可以同时执行8条32bit的指令，16位定点处理能力可达到9600MIPS/MMACS(16-bits)。片内采用2级高速缓存结构，其中L2有2096K字节的RAM数据空间可供使用，6455还具有强大的外部存储器接口EMIF，可以连接DDR2等高速外部存储器，同时集成了高速串行接口SRIO，方便多DSP以及DSP与FPGA之间的数据传输。这些都可以满足图像处理算法产生的海量数据对高速交换空间的需求，非常适合作为这类算法的硬件处理平台。

1.2 系统组成

系统的硬件组成是基于TMS3206455构成的数字图像处理系统，输入模拟视频信号经图像解码器SAA7113H将其解码为422YUV(CCIR-656)格式码流，并传送至FPGA进行数字信号处理。TMS3206455通过EDMA方式从FPGA中实时采集数字图像，可以缓存在DSP内部或通过EDMA方式存入DDR2中，DSP程序根据算法提取出运动目标并进行跟踪。另外系统还利用FPGA和SAA7121H视频编码芯片实现了字符的叠加显示功能，可程控字符、十字丝和目标提示框等一系列提示信息的直观实时显示。其硬件总体框图如图1所示。

1.3 视频采集

视频采集芯片选择Philips公司的视频解码SAA7113H，该芯片的主要作用是把输入的模拟视频信号解码成标准的VPO数字信号，相当于视频A/D器件，由DSP通过I2C总线接口对SAA7113H进行初始化设置，输出YUV422格式的数字图像，每帧720x625个像素。

TMS3206455提供有一个标准的I2C接口，可以直接控制本地的外围器件(如A/D、D/A等)，兼容Philips公司的2.1版本I2C规范，快速模式的通讯速率可达400Kbps，并且支持7位和10位的设备地址模式。SAA7113H、SAA7121H的硬件配置如图2所示。

标准的视频制式有3种：PAL、NTSC和SE-CAM，都采用隔行扫描技术，一帧图像传送两次，分别为奇场图像和偶场图像。SAA7113H的输出也是隔行扫描图像，一般在图像检测处理系统中，只需要采集图像中间的512x256像素，边缘像素数据可以忽略。即在行有效时，取中间的512个像素的数据，在奇、偶场图像分别取中间的256行像素数据作为场图像。为了提高系统实时性，动目标检测装置在处理过程中采用按场处理(50Hz)的方式，即在20ms时间内完成对的一场隔行图像的处理，提高输出信息的实时性。

1.4 数字图像序列导入

数字图像的处理主要在DSP中进行，为了提高图像处理的速度，需要借助其强大的EDMA功能。TMS3206455提供由增强型直接存储器访问EDMA(Enhanced Direct Memory Address)控制器，无需CPU的参与就能够完成存储器映射空间的数据传输，可以满足多种海量数据交换的处理系统需求。

数字图像序列的导入和DSP内部存储均采用了RAM乒乓结构进行。在FPGA中主要完成YUV422数字图像的乒乓缓存，在DSP中主要完成数字图像序列的乒乓处理和循环存储，结构组成如图3所示。

FPGA的图像乒乓缓存以行(512像素)为单位，依据FPGA内部的RAM资源来确定乒乓缓存空间的大小，利用行同步时钟(或其分频信号)来同步实时写入图像数据。由于DSP的EDMA速度资源空间很大，即使内部资源很小的FPGA，只要其内部RAM空间超过1k(512x2像素，2行图像数据)，就能够实现该乒乓结构。

DSP则利用时间指针进行图像序列的乒乓循环存储和处理，在EDMA实时导入当前场的图像的同时，完成对上场图像的算法处理。这样的乒乓结构可以根据DSP的内存空间的大小和算法的需求进行合理的设计，乒乓循环帧数n=2，3，4…。

TMS3206455内部提供有2096K字节的L2 SRAM空间，除了预留程序、数据存储、算法空间外，还可以提供至少8场(8x512x256=1024KB)图像的存储空间，系统还可以备选DDR2作为扩展内存，为图像序列的乒乓缓存提供了充足的高速存储空间支持。

1.5 字符叠加

为了让观测者更清楚地了解目标的信息，视频处理装置通在显示图像上实时叠加字符，采用的方法是在图像上直接进行模拟或数字信号叠加。本装置的字符叠加采用Philips公司的视频编码芯片SAA7121H完成，显示信息可以通过DSP进行动态控制，保证信息的实时、直观。

TMS3206455通过I2C总线对SAA7121H进行配置，在FPGA中对SAA7113H输出的YUV视频信号进行处理并提取同步信息，作为后面字符叠加的同步控制信号。需要叠加的字符点阵库存储在FLASH中，由DSP控制的实时显示字符内容存储在FPGA的RAM中；在视频同步信息的控制下，字符叠加模块在视频信号的特定(显示)位置读取RAM中的数据，并将字符点阵与视频信号进行叠加，产生所需的带字符的视频。视频字符叠加过程如图4所示。

2 动目标检测软件设计

动目标检测是对EDMA导入DSP的内部数字图像序列进行处理，从中将移动的目标从背景图像中提取出来，然后进行有效分割、状态提取、特征匹配、分类排序、置信度决策等，从而实现对运动目标的跟踪，提取出动目标信息。动目标的检测方法有很多，如帧间差分法、背景差分法和光流法等，这里主要采用基于背景更新的背景差分法来实现，算法过程如图5所示。

2.1 背景图像的提取与更新

常用的背景更新方法有多帧平均法、选择更新法、随机更新法等，本装置的背景图像是基于多帧平均法取得的。在系统开始工作后，首先根据连续采集的n帧图像求平均值获取原始背景图像B0(x，y)。

其后的运算过程中，使用一阶递归滤波器对背景图像进行动态更新处理。

其中，Ik(x，y)表示当前帧图像，Bk(x，y)表示当前背景图像，BK-1(x，y)表示上一帧背景图像，更新率α取值范围为0～1。一般地，当α较大时，背景差分的结果更接近于帧间差分法，对背景的变化适应较快；而当α较小时，背景差分的结果更接近于传统的背景差分法，更适合于探测运动速度较慢的物体。

2.2 背景图像差分

动目标检测是检测当前图像与背景图像中对应像素点的差值，如差值大于设定阈值，则可判定该像素点属于动目标，否则为背景。检测量取灰度值，计算公式如下。

其中，M(x，y)为动目标像素点的集合，I(x，y)表示当前图像中像素点的灰度值，B(x，y)表示背景图像中对应位置像素点的灰度值，T为阈值，要由实验获得可行数据。

2.3 软件设计

动目标检测的软件设计是以SAA7113H提供的视频场信号作为时统参考进行处理，按照上述的背景更新和图像差分的算法基础进行软件设计，基本步骤如下：首先建立背景模型，使用背景差分法获得动目标二值像，进行目标像的形态学处理，然后提取出动目标的各项特征参数进行排序、匹配，利用多场信息的置信度决策，从而实现动目标跟踪和信息获取。

动目标软件设计的流程图如图6所示。

3 结束语

本文采用了TMS320C6455高速DSP和FPGA、SA7113H等器件实现一种动目标检测装置，测试结果证明该装置能够有效地实现对监控场景中的运动目标进行有效检测，实时性好，集成度高，处理平台更新换代能力强，可广泛应用于各种成像监控、跟踪和预警领域。

作者：鲁冬 河南职业技术学院 来源：《电子设计工程》2011年第6期