关键字：数字信号处理；ADS8482；可编程逻辑；信号采集
惯性测量装置中，加速度计信号的精确检测直接影响到惯性装置的精度，因此提高测量加速度信号精度尤为重要。目前加速度计信号的检测主要采用I／F变换检测技术，测量精度高。但电路复杂，不适合惯性测量装置的小型化，以及中低精度惯性器件的大批量生产。因此，这里提出一种基于A／D转换器ADS8482和TMS320F28335的加速度计信号采集系统设计方案。
1 系统组成及主要器件介绍
图l该信号采集系统的硬件组成框图。采样信号经前级调理电路，以单端输入方式输入至A／D转换器ADS8482进行采集。ADS8482采用18位数据总线输出，直接与TMS320F28335数据线相连，电路的控制部分与引脚电平兼容，是由EPM7128型CPLD实现。采集到的数据通过DSP片上串口输出。
ADS8482型逐次比较A／D转换器输出数据总线方式可配置成8，16和18位。内部提供采样时钟，其采样吞吐率为l MS／s。内部提供4．096 V的参考电压，模拟信号输入，全输入差分范围为±4．096 V。TMS320F28335型单精度浮点DSP主频可达150 MHz，内核电压1．9 V，I／O电压3．3 V；片上带有256 KB的16位Flash和34 KB的16位SARAM，并有128位安全密码钥匙／锁，保护Flash防止固件反向工程。片上通讯端口丰富，集成有3个SCI串口输出通道，并带有16字节的FIFO，2个多通道McBSP串口，2个增强型CAN，1个SPI总线。还带有16通道的12位A／D转换器等资源。
2 系统硬件设计
2．1 前级调理电路
本系统是针对加速度计信号采集而设计的。由于加速度计传感器一般输出的电流信号非常微弱，ADS8482是电压形式的A／D转换器，因此前级电路需设计一个电流转换电压电路。采用运放检测电流有2种方法：一是利用电流在电阻上的压降，再进行电压放大，但该方法所引入的电阻将破坏电路原来的状态，造成测量误差；二是运放的失调电压也被运放放大带入到后级电路。因此这里采用输入电流直接接入运放的反相输入的求和点。如图2所示。
该电路的误差主要来自于运放的输入偏置电流，并和输入电流Iin相叠加引入后级电路。每一级模拟前端电路都会对已处理的信号增加噪声和失真，则直接影响到A／D转换器的精度，因此前级电路的运放选用低噪声，低偏置电压和低偏置电流的OP200配置设计。
关键字：数字信号处理；ADS8482；可编程逻辑；信号采集
2．2 ADS8482与TMS320F28335接口及外围电路
由于加速度计电流信号带有极性，采用ADS8482采集正负信号需要配置设计输入的模拟电压信号。由于ADS8482的+IN和-IN引脚接收的输入电压为0～4．096 V，不能输入负电压，因此选用REF3020参考电压器件，其输出的2．048 V输入至-IN引脚，此参考电压也为TMS320F28335片上A／D转换器提供参考电压基准。具体电路如图3所示，电容C38用于滤除高频噪音，以提高信噪比，ADRFIN为2．048 V。模拟信号输入与数字量输出的关系是：引脚+IN和-IN的电压差在-Vref～+Vref范围内，对应的数字量在-131 073～13l 072。
A／D转换器ADS8482采用+5 V的模拟电源(+VA)和数字电源(+VDB)。引脚+VDB可直接连接至3 V或5 V电压系统。而TMS320F28335的I／O电压为+3．3 V，因此，ADS8482的引脚+VDB必须设置成3．3 V。该设计的参考基准电压引用片上输出，数据总线配置成18位，一次读操作模式。因此ADS8482的BUSl8／16，BYTE引脚由CPLD控制，全设置为O。其具体接口电路如图4所示。
TMS320F28335的XZCS6和XRDn读信号经CPLD与门等设置连接到ADS8482片选信号CS和读信号RD上，因此0x100000～Ox200000的任意一个地址都可对A／D转换器进行读操作。ADS8482的启动转换信号CONVST经CPLD配置到DSP的一个I／O引脚，通过软件程序控制启动A／D转换器。AD-S8482转换参考电压利用片上参考电压输出作为输入。将引脚REFOUT连接到运放的正输入端，设计一个电压跟随环节，将输出电压直接连接到ADS8482引脚的REFIN上。模拟信号进入A／D采样端前，用二极管进行保护，防止输入电压过大，以免ADS8482损坏。
关键字：数字信号处理；ADS8482；可编程逻辑；信号采集
3 软件程序设计
TMS320F28335上电通过检测A12～A15电平来选择工作模式，本程序是从片内。Flash启动，因此在CPLD中将这些I／O接口设置为高电平。上电后先装载，把Flash中的程序搬移到片内低16 KB RAM中运行。主程序完成数据读取和处理运算，并将处理后的数据用TMS320F28335片上自带的一路串口按4 ms输出至PC机，波特率配置成115．2 Kb／s，并使能串口16字节的FIFO。图5为程序主流程。
利用TYMS320F28335中的定时器TO，完成系统4 ms定时和ADS8482定时采数方式，每50 μs发生一次定时器中断。中断函数部分采数代码如下：
4 结束语
本文以ADS8482型A／D转换器与TMS320F28335在加速度信号采集中应用为基础，详细讨论ADS8482与TMS320F28335的接口设计和工作原理，并提供该系统设计的部分硬件设计和软件代码。该设计方案也可用于其他高速数据采集，以及微弱信号检测信号等场合。