DRFM技术是随着雷达欺骗干扰技术的提高而发展起来的，具有相参捕获及复制脉冲的能力。目前除了应用于雷达欺骗式干扰外还被广泛应用于内环境雷达目标仿真实验,为电子对抗、侦查、雷达探测、武器装备研制、性能实验和鉴定提供相应的电磁信号环境, 以便准确评估武器装备的技术指标。因此，DRFM 技术已成为现代雷达发展中的关键技术，是武器装备研制热点[1-3]。
雷达多目标模拟器用于模拟雷达多目标回波信号，以检验被试雷达目标分辨力和多目标处理能力等对战指标并辅助验证被试雷达的威力和精度。该文所设计的雷达目标模拟器可模拟在距离、俯仰、方位三维空间上的任意航向的单个或多个目标。可以模拟地杂波、固定杂波干扰及噪声效应等环境条件的功能；其中雷达模拟信号形式有：单脉冲调制信号、脉冲压缩信号、线性调频信号(LFM)和连续波信号。而在所设计的雷达多目标模拟器中，DRFM单元是模拟器的核心部件，它完成对雷达中频信号的存储、重构和时间、频率与幅度的调制，是产生相参的各种目标运动回波和杂波的基础。该文以高性能FPGA与DSP作为信号处理芯片，提出了一种高性能DRFM设计方案并对其设计进行分析与实现。
1 系统硬件实现
在以往设计方案中,主要采用多DSP以及大规模可编程逻辑器件和高速存储芯片的结构[4-5]。而辐射式雷达多目标模拟器的DRFM设计对硬件的处理能力提出了较高的要求。随着FPGA性能的提高，在完成普通逻辑功能的同时，能够完成多片通用DSP并行处理的功能,并带有大容量内部存储器和丰富的输入输出接口，从而为基于DRFM的多目标雷达模拟器的实现提供了新的解决方案。DRFM单元工作流程如图1所示。

首先干扰产生电路收到外部控制信号，或者根据内部预置干扰参数，引导频率合成器切换到合适的下变频本振，使下变频组件输出频率处于设计要求的范围内，数字射频存储器的输入信号送到相关瞬时带宽数字存储器进行存储，然后根据干扰样式控制相关瞬时带宽数字存储器进行信号还原，同时根据干扰方式，控制输出信号加上各种调制，包括多普勒频移、窄带噪声调制等，形成干扰调制信号，控制频率合成器切换到合适的上变频本振，把干扰调制信号进行上变频混频，完成对输入信号的还原过程。整个处理系统的设计都是基于A/D转换器以及变频处理的特性、功能而设计的。
1.1 A/D转换器
对中频信号进行数字化不同于一般工程中的模数变换，要求其具有相当高的采样频率、位数和一定的动态范围。这主要为了在预先进行增益处理的情况下，能够尽可能减小数据的失真。理论上A/D变换器的速度和精度越高越好，但在实际设计中，还要考虑A/D变换器的技术水平。指标中对于A/D性能要求：采样率≥120 MS/s； SNR≥60 dB；量化位数≥14 bit。综合考虑采样率、器件特性、性价比等各方面因素，选用了AD公司的 AD9254，该转换芯片是一种高速、高性能、单片集成的14 bit模数转换器，其最高采样率为150 MS/s。同多数高速、高动态范围的ADC一样，采用差分模拟输入。模拟信号采用差分输入最主要的一点就是差分结构对模拟输入信号的偶次谐波有较高的抑制性。
1.2 D/A转换器
该设计中要求在完成增加目标信号处理后，把得到的结果经过上变频后还原成相应的中频信号，使得中频采样电路提供于整体系统，因此选择的D/A转换器要与之相适应。指标要求：更新速率≥120 MS/s；SNR≥50 dB；量化位数≥14 bit。通过比较多种D/A器件，最终采用TI公司的DAC5672，其最高更新速率为275 MS/s、高谐波抑制比、低干扰、低功耗、双通道。在其模拟输出端利用RF变压器可以很方便地把差分输出信号变成单端输出信号，同时能够获得较好的动态特性。对于RF变压器的选择,要根据输出信号的频谱以及阻抗特性要求。这种信号输出方式的配置，可以明显地减弱共模信号，从而在一个较宽的频率范围内改善动态特性。而且合理选择变压器的变压比例，可以使其在获得所需要的阻抗匹配的同时，获得所需要的输出电压。
1.3 变频处理选择
变频处理是DRFM系统中计算量较大的一项工作，可以通过FPGA或专用芯片等硬件实现。由于当数据处理速率较高时利用FPGA实现变频功能的性能不如专用变频器件。因此本设计使用专用变频器件完成数字混频、滤波以及抽取(插值)等一系列变频处理工作。
1.4 输入输出接口
在系统设计中配备了高速的数据输入输出接口，方便与高速数据输出卡 PCI调试使用，从而使系统具有很强的调试性、可检测性和可扩展性。经过实际测试，该输入输出接口传输速率可以达到 80 MB/s。高速数据接口带来的好处是可以把信号处理的结果直接传送给计算机做进一步的分析。同时为了增强系统的应用性以及兼容性，还增加了RS-422等扩展接口，以及按钮、拨码开关、LED指示灯等输入输出设备。
2 系统软件开发
DRFM主要用于完成对雷达射频信号的采集、存储和还原功能。由于数字存储器对中频输入信号进行滤波、高速采样量化后的数字信号速率与双口存储器的速率不匹配，因此通过降速电路降低数字信号的速率。本文采用ALTERA公司的STRATIX系列FPGA，并调用它的IP核对数据进行升降速；干扰产生器的所有电路都要根据配置寄存器的参数进行工作。通过修改相应配置寄存器的参数，可以完成不同的干扰样式，实现不同的逻辑功能；在欺骗式干扰方式下，干扰产生器依据配置寄存器的参数，由门限电路选择适合条件的脉冲信号进行采集并存储，根据配置寄存器参数，对雷达视频脉冲进行相应的延时，产生DRFM的数据复制信号，控制DRFM的D/A转换器工作，产生中频脉冲信号，从而实现距离拖引干扰。根据配置寄存器参数控制DDS，产生相应的多普勒频移信号，经混频电路处理后，实现速度拖引干扰或目标速度模拟；在噪声干扰方式下，主要依靠实时改变DDS调制频率，模拟出一定带宽的扫频信号，通过混频方式加到复制信号上，达到噪声叠加的效果。各种模拟方式的实现如图2所示。

在设计中需要捷变频本振用于产生几组快速变频信号源，从而为系统提供本振信号。该电路主要由DDS及开关控制部件组成，其中开关控制组成框图如图3所示。

3 工程实现与分析
为了进一步验证所设计系统满足设计要求,在室内条件下进行了模拟仿真实验。这里针对距离跟踪以及回波脉宽时间两个指标进行了验证。将本系统装入对抗整机后，通过QuartusⅡ软件的在线实时检测信号，得到距离跟踪实验结果如图4所示。图中CLK是100 MHz时钟信号，可以使用Agilent 公司生产的 E8257D(250 kHz～40 GHz)作为实验时模拟的被试雷达，并按要求产生相应的脉冲雷达信号。具体分析雷达多目标模拟器DRFM单元输出的回波信号时可利用Agilent公司的相应分析仪来观测。图5为雷达多目标模拟器根据接收到的雷达信号模拟产生目标回波脉宽的实验结果。

DRFM技术已经成为雷达领域的主要应用技术之一。该文针对雷达多目标模拟器 DRFM 模块的设计，提出了一种基于高性能 FPGA的设计方法，并对模拟雷达目标的设计实现进行了分析，通过仿真以及试验的实际测试结果表明，所设计 DRFM 单元性能优良，为保障雷达多目标模拟器在对抗系统中的整体性能提供了重要依据。
参考文献
[1] HERSKOVITZ D.A sampling of digital RF memories[J]. Journal of Electronic defense，1998(3)：51-54.
[2] PRING P，JAMES G E，HAYES D，et al.The phase performance of digital radio frequency memories(DRFMs)[C].IEE Second International Conference on Advanced A-D and DA Conversion Techniques and their Applications，Cambridge，England，1994：18-23.
[3] 张俊.基于DRFM的雷达干扰系统研究与设计[D].北京理工大学博士学位论文，2001.
[4] 陈芳.脉冲多普勒雷达目标回波模拟技术研究[D].南京理工大学硕士学位论文，2006.
[5] 刘忠，陈登伟，王国玉，等.一种先进结构的数字射频存储器分析[J].现代雷达，2007(4)：91-93.