系统工程师们需要所有类型IC的准确模型，他们需要用Spice模型来运行复杂的电路仿真。早期的Spice模型几乎没有什么非线性元件，需要以准确性为代价而获得尽量少的仿真时间，而新方法增加了非线性元件的数量，并改进了准确性。对于小功率低噪声运算放大器，可以建立一种多级的模型。模型采用了Analog Devices公司的工作成果（参考文献1），需要对小功率低噪声精密放大器的建模作一些架构上的改变。模型架构上要通过八级来处理输入信号。用一个手持计算器就可以简单地算出八级的一些参数。要理解建模过程，必须有使用Spice的经验。
虽然较高速放大器有多个极点和零点，但本模型是针对单极的10 MHz放大器。它可以仿真放大器的主要AC与DC参数。该模型包含的AC参数有：闪烁噪声和平带噪声、转换速率、CMRR（共模抑制比）、增益和相位。DC参数有VOS（输入偏移电压）、IOS（输入偏移电流）、静态电流，以及输出电压摆幅。模型采用的是25°C典型参数（参考文献2）。输入级的模型愈接近实际放大器，则结果就会愈准确。对输入级晶体管或MOSFET采用一些工艺参数，可以实现放大器性能的准确AC表述。此模型的架构可以对采用多电源的放大器建模。任何信号处理块中都没有参考地。经过差分至单端的转换后，所有内部产生的结点电压都参考到电源的中点，这非常像一个放大器的真实运行情况。
八个级联级
模型的电路逻辑图包含八个功能块（图1）。唯一看起来像放大器的电路是输入级（见表1）。所有其它级都通过压控电流源或压控电压源来处理输入信号。这些级还可能包含二极管、直流电源、电阻、电容以及电感。
图1 ，这个spice模型有八级
电压噪声级产生闪烁与平带噪声。要产生一个仅为4nV/√H2的平带噪声，要将所有二极管和晶体管的模型参数kf与af分别设为0和1。为了将模型的噪声背景降低到一位数的纳伏水平，可能需要降低模型的Johnson噪声（参考文献3），方法是在可能的地方减小电阻值。
减小电阻值以前，先计算出标准的电阻值，并完成所有的仿真调整。然后将电阻值减小到1Ω，就可以调整电压噪声级，并且重新计算跨导，以及各级的时间常数，以保持相同的传递函数。通常可以将电阻R5、R6、R9、R10、R1和R12设为1Ω。如果要建模的放大器有数百纳伏的输入信号，则不需要降低Johnson噪声。初始噪声仿真会告诉你是否需要这一步骤。一旦将模型的平带噪声设为低于放大器的噪声背景，就可以调节DN、R17和V5，改变闪烁噪声与平带噪声。
所选运放的输入级包含有五只双极晶体管，用于实际IC结构的建模。对于采用NMOS或PMOS级的运算放大器（见附文1，“典型输入级”）。输入级包含一个模型的电流源IOS，一个模型的电压源VOS，以及一个压控电压源。R1和R2 决定了器件的CMRR。
第一增益级将输入级与第一增益级的联合增益设为1，这简化了对第二增益级中转换速率限制元件的计算工作。二极管D2至D5以及V1至V4用于输出电压摆幅的箝位。增加V1至V4的值将减小最大输出电压摆幅。通过调节V1和V3可以控制最大输出电压摆幅VOH，而最小输出电压摆幅VOL受控于V2和V4。限压必须出现在开环增益级；否则，后面的结点就会试图模拟大信号（数百千伏）的生成。
第二增益级设定开环电压增益、带宽以及放大器的转换速率，方法是调节跨导块G3和G4，以及元件R7、R8、C2和C3。
中位电源参考级包括两个等值电阻R9和R10。这些电阻用于生成一个中位基准电压。将这些电阻值设为1Ω，可以降低模型的Johnson电压噪声。流经这些电阻的大电流不会出现在仿真结果中，因为有电源隔离级。
共模增益级包括两个压控电流源，它驱动两只等值电阻，两只电阻与一个连接到电源轨的电感串联（见附文2，“VCCS级工作原理”）。电感模拟了CMRR在较高输入频率时的滚降。控制电流源的是相对于中位电压的输入共模电压。输入级的电阻R1和R2产生共模电压。每个源的跨导都设为用相关电阻值除以DC时放大器CMRR后的倒数。电感为共模增益补充了一个Z平面零点，等效于为CMRR增加了一极。在对共模电压的调节和频率整形后，再用一个压控电压源EOS将其加回到输入级。
电源隔离级包括两个压控电压源与一个电流源。这样就能用结点列表中的一项，设定放大器的总电流。它还能将内部电流与仿真器看到的外部电流隔离开来，使模型能够提供小功率低电压噪声放大器的正确静态电流。设计折中是不能用输出电流的电路。禁用这个电路后，模型就不用考虑负载电流了。
输出级的工作并不明显。经过适当的频率整形后，放大器的输出信号表现为一个以G7与G8输入点处中位电源为基准的电压。跨导块G7与G8驱动两只等值电阻，电阻连接到电 源轨。它们作为有源电流发生器。G7与G8产生出正好适当的电流，为其并联电阻提供所需的压降（图2）。
通过模拟正确的输出电阻，降低了放大器负载的DC开环增益。二极管D6和D7以及DC电源V5和V6用于仿真输出短路保护功能。在故障情况下，输出电压会箝位到前面的频率整形级。调整V5和V6的值设定输出短路保护的限制值。
计算参数
在计算Spice模型的参数时，需要运放数据表的各种规格，以及IC设计信息（表1）。将下列方程置于一个Excel表中，就能够修改关键规格，快速地看到运放性能的效果。从数据表可以将EOS和IOS直接输入模型。如果模型需要，一般可以从数据表中得到输入差分电容的规格。通过输入差分对尾电流IEE与放大器转换速率的关联，就可以确定C2和C3的值。这个步骤建立了单极RC网络的最大频率，并设定了单位增益带宽。放大器数据表中很少提供IEE值，因此必须从IC设计者那里获得该值。对于参考文献2中的放大器，方程计算结果55.55 pF：
下面，用主极点频率方程确定R7和R8的值。这个方程设定了RC网络的断点。查看放大器数据表的开环增益图就可以获得主极点频率fP1（图3）。参考文献2中放大器获得的值是573 MΩ：
使用数据表中的AVOL 以及电阻值R7/8，以确定压控电流源的跨导：
对于参考文献2中的放大器，跨导部分算得的结果是0.0046。模型使用第一增益级，将输入级与第一增益级的联合增益设为1。现在，可以计算得到G3和G4输入的电压产生出200×10-6的尾电流，它流经R7和R8。
在转换速率限制期间，200×10-6的电流阱通过电阻R3或R4作电流箝位。在正输入电压时，R4承载电流。负输入电压则意味着电流会通过R3。这个电流流过4.45kΩ的电阻，产生一个0.89V的压降。这个压降出现在G1和G2的输入端。要将输入级与第一级的联合增益设为1，必须计算出G1和G2的跨导，使得当它们的输入为0.89V时，输出电压等于0.0434V。如果将与G1和G2输出并联的电阻值设为1Ω，则电压将等于电流，于是可以算出G1和G2的跨导：
如果手头没有设计审核文档，可将R3和R4设为1Ω，以计算在G1和G2输入上出现的电压。如果从IC设计者那里得到了集电极电流，则可以将其直接输入模型中：
设V1/3和V2/4 电压为获得最大输出电压摆幅：
其中，两个二极管都是T=25°C时VT=0.02585V，IS=1×10-12A。对于正的输入电压摆幅，模型将输出电压箝位于一个等于VCC+VD2/4-V1/3的值，对负输入电压摆幅为−VEE−V2/4+ VD3/5。从噪声角度考虑，将R11和R12的值选择为1Ω：
计算出G7和G8的值：
查看数据表中的CMRR-频率图，可以估算出共模极点频率fPCM。由该频率可以算出电感值：
将输出级的跨导设为2ROUT的倒数：
这个步骤通过G7、G8、G9和G10获得了单位增益。输出电阻建立为2ROUT，这是考虑了输出电流必须来自一个电源轨：
现在可以算出V5：
取第一项的绝对值，就可以得出V6的绝对值：
仿真结果
一旦计算完了模型的所有参数，就可以运行仿真了。仿真与数据表给出的器件性能有良好的关联（图4至图9）。IC的数据表提供了仿真与真实结果的更多比较。现代计算机的能力可以快速解算出一个输入级包含五只双极晶体管的模型。这些晶体管各自都有专门的模型参数。用这种方法得到的仿真结果接近于器件的测量结果。另外，你可以用这个过程对一位数纳伏噪声的参数作建模。由于这种方法能为小电源电流建模，因此最适用于低噪声的微功率放大器。
参考文献
1.Alexander, Mark, and Derek F Bowers, “SPICE-Compatible Op Amp Macro- Models,” Application Note AN-138, Analog Devices, February 1990.
2.“Precision Single and Dual Low Noise Operational Amplifiers, ISL28127, ISL28227,” Intersil Data Sheet, Dec 16, 2010.
3.Bowers, Derek F, “Minimizing Noise in Analog Bipolar Circuit Design,” IEEE Proceedings of the 1989 Bipolar Circuits and Technology Meeting, Sept 18, 1989, pg 107.
附文1，典型输入级
本文中的模型针对有一个双极晶体管输入级的运放。很多现代放大器采用了NMOS输入晶体管。还有一些现代运放使用了PMOS晶体管输入级（。你需要确定需要建模运放的输入级结构，然后才能使用适合的输入级逻辑图。JFET输入的逻辑图未提供，但它们可在文献中找到。
附文2，VCCS级工作原理
当G1和G2的输入电压增加时，合成后输出电流的增加将提高中点的电压。当输入的电压降低时，中点电压将降低。如果将该级的gm 设定为等于并联电阻的倒数，则该级有正的单位增益。可以构想一个等效于差分电路的单端电路。这样有助于想象流经这些级的信号流。