面向消费电子IC低功耗设计是个热点，但也是个难点。基于Si2行业标准组织“通用功耗格式（Common Power Format，CPF）”标准，且唯一经过量产证实的Cadence低功耗芯片设计解决方案，通过一个完整、集成的且易用的流程构建起一个基于Si2标准OpenAccess的混合信号芯片验证与设计环境，让用户能够实现更快上市时间以及超低功耗的目标。

　　Cadence全球副总裁、亚太区总裁居龙认为，随着高端电子产品的需求增加以及功能多样化、微处理器设计尺寸缩小和工艺改进，功耗成为所有IC创新设计需要考虑的首要问题。Cadence的低功耗解决方案，为SoC设计工程师提供从逻辑设计到GDS-II输出的完整设计流程，现在普通的IC设计工程师借助这套五金|工具也可以轻松地完成90纳米以下先进CMOS工艺节点的低功耗SoC设计。

　　Cadence公司Encounter数字实现工程副总裁吕丰荣表示，实现低功耗设计会涉及到很多因素，Cadence提出“功耗前锋倡议（Power Forward Initiative，PFI）”，就是通过CPF通用功耗格式标准化解决低功耗设计障碍。吕丰荣介绍，CPF是在设计过程初期详细定义节约功耗技术的标准化格式，从设计到验证和实现均可标识，从而保证了整个流程的一致性。Cadence的解决方案是，通过在整个设计过程中提高自动化设计手段从而保证低功耗设计方法论，该解决方案既避免了费时费力的人工操作，也大大降低了与功耗相关的芯片故障，并在设计过程初期提供功耗的可预测性，并同时促进了IP复用和RTL轻便性。

　　吕丰荣表示，Cadence低功耗解决方案通过将Si2 CPF规范与Cadence的Encounter和Incisive技术集成在一起，成为业界首家能向设计师提供在寄存器传输级自动呈现低功耗技术的解决方案，并保证能够在验证、前端实现和物理实现步骤的全过程使用一个通用的格式正确执行的EDA供应商，这种集成环境能够满足设计工程师追求低功耗的迫切要求，同时通过极高的测试覆盖率保证产品质量。

　　基于SystemVerilog的“开放式验证方法学（Open Verification Methodology，OVM）”的Cadence最新一代高速硬件加速与模拟技术，Cadence Incisive功能验证及Encounter数字IC设计平台等，都是Cadence低功耗解决方案的重要组成部分。CPF是可在设计初期详细定义功耗架构的标准化格式，因此在设计流程初期就可提供功耗的可预测性，这对降低日益增长的设计成本及流片一次成功非常有利。

　　居龙表示，中国的Fabless要想参与国际竞争、成为世界级公司就应该采用最先进的技术去进行创新性开发，而Cadence会以业内最完整的解决方案及领先的技术与中国自主创新潮流相呼应。居龙透露，Cadence面向工程硕士编写的教材在经教育部认证后，将推向相关高校以传授Cadence多年积累起的IC设计经验。