摘 要： 介绍了采用单片机控制DDS+PLL组合式频率合成器的方法，结合实际项目给出了采用双模分频器MB1505和直接频率合成器AD9835寄存器参数的算法，以及如何利用单片机对频率进行微调和线性校准，并对设计的频率合成器进行了测试实验。
关键词： 单片机；短波电台； 频率合成
组合式频率合成技术是国内外近几年来比较流行的现代电子系统中的一种关键技术，已广泛应用于通信、雷达、电子对抗等许多领域，并得到了快速的发展。组合式频率合成是依靠直接数字频率合成(DDS)的精准输出频率作为参考频率，通过锁相环频率合成(PLL)对参考频率进行一系列计算变换，产生高稳定度和精确度的大量离散频率的技术，其将DDS和PLL两种技术结合起来，取长补短，实现了具有高分辨率和杂散较小的高速宽带频率合成。
频率合成器是电台的核心部件，其性能直接影响到电台整体的性能指标。本文根据某型号短波电台项目研制的需要，设计了基于“DDS+PLL”技术的频率合成器。电台设计上采用传统超外差体制来抑制镜频，在455 kHz中频对信号进行采样，其中选用频率为44.545 MHz的一本振，二本振则是通过组合式频率合成器提供。将经过一本振混频的信号二次混频到455 kHz，因此频率合成器的输出频率大小应为信号载频加上45 MHz。短波的频率工作范围是300 kHz～30 MHz，所以要求频率合成器的频率合成范围在45.3 MHz～75 MHz。另外还要求频率合成器的步进频率间隔为10 Hz。本文根据电台功能需求，设计了由组合式频率合成器AD9835和锁相环MB1505组成的频率合成器，并对其控制方法和频率的校准进行研究，为短波电台提供了精准的本振源。
1 组合式频率合成技术简介
组合式频率合成器采用DDS直接激励PLL的方案。DDS作为参考频率源来驱动PLL，系统结构简单易于实现，稳定性高。其中，DDS主要由标准高精度参考时钟、相位累加器(PA)、正弦查询表(ROM)、数模转换器(DAC)和低通平滑滤波器(LPF)构成，其结构框图如图1所示。
在标准参考源的控制下，频率控制字K决定了相应的相位增量，相位累加器以步长K进行线性累加，当相位累加器加满时会产生一次溢出，从而完成一个周期性的动作，即DDS合成信号的一个频率周期。N位相位累加器的最小值为0，最大值为2N-1，故累加器以K为步进产生的一次溢出经历的平均次数为2N/K，其输出信号频率为：
一般PLL频率合成电路由相位比较器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程分频器(1/M)构成，如图2所示。
DDS的输出信号作为PLL的参考频率，通过改变DDS的输出频率和PLL的分频比来改变PLL的输出频率。当环路锁定时，PLL频率合成器的输出频率为：
DDS直接激励PLL的频率合成器，其优点是电路简单可靠、易于调试和实现，缺点是DDS的杂散和相位噪声在带内被恶化20log(M) dB(其中M是锁相环分频器的分频数)。频率合成器的频率分辨率由于PLL的倍频作用下降到DDS频率分辨率的1/M。
2 频率合成器的设计与实现
DDS部分的时钟输入选用45.545 MHz的恒温晶体振荡器，其核心采用美国ADI公司的大规模集成芯片AD9835。AD9835集成了数控振荡器、余弦查找表、频率和相位调制器以及一个10 bit的D/A转换器；时钟频率最大支持50 MHz，频率稳定度为1×10-7。根据式(2)可知，DDS的分辨率约为0.01 Hz。由于受到各部分传输时延的限制以及出于速度和功率上的考虑，可变分频器的上限频率仅在几十MHz数量级。要产生最高75 MHz的信号，一般的可编程分频器难以满足设计需要。所以，PLL部分选用FUJITSU公司的MB1505芯片。MB1505集成了一个双模数分频器，其优点是工作频率高达600 MHz，其原理框图如图3所示。
预分频器的分频比为N或N+1，这取决于控制输入的逻辑状态。预分频器的输出送到两个普通的可编程计数器，计数器1控制双模预分频器，分频比为A。计数器2的分频比为N，产生系统输出。当分频器工作时，P/(P+1)预分频器的分频比一直为P+1，直到可编程计数器1的计数达到A时，分频比变为P。此后一直保持这样的工作状态，直到可编程计数器2的计数达到N，这时两个计数器都被重置，产生输出脉冲，然后重新开始这样的循环过程。整个系统的分频比为：[A(P+1)+P(N-A)]/R=(PN+A)/R。
MB1505的输出函数为：
式中，fvco为压控振荡器输出频率；fDDS为外部输入参考频率，即DDS的输出频率；N为11 bit二进制可编程计数器(16~2 047)；A为7位二进制可编程计数器(0≤A≤63，A<N)；R为14位可编程二进制计数器(8~16 383)；P为预设双模预分频器模式(32或64)。
电台中，选用ATMEL公司的高性能、低功耗的8 bit处理器AVR1280完成控制工作[6]。单片机通过外部输入获得需要设置的频率，计算后将频率控制字和相位控制字串行写入DDS内部寄存器中，DDS即可以产生一个频率和相位都可编程控制的模拟正弦波输出；然后把DDS的输出信号作为PLL参考信号频率，通过单片机设定分频器的分频比(PN+A)/R，最终得到频率为DDS输出频率(PN+A)/R倍的时钟信号。
在设计上，AD9835的输出连接一个带通滤波器(BPF)，保证AD9835的输出频率fDDS在2.7 MHz左右小幅变化，通过该低通滤波器滤除高频的干扰分量。再将带通滤波器输出连接到MB1505，通过改变MB1505的分频比，获得精准的频率输出，频率合成器硬件结构如图4所示。
单片机中频率合成的控制程序根据此计算方法计算出AD9835和MB1505中各寄存器参数的值，再通过I/O进行设置。在程序的实际开发中，由于AVR单片机是8 bit的处理器，特别需要注意变量的数值表达范围及精度。程序的编写采用针对AVR单片机设计的C语言编译器，其支持ANSI标准的C语言程序设计，同时针对AVR单片机的一些特点进行了扩展；支持32 bit浮点数float，用4 B来表示一个实数，表示范围为：+/-1.175e-38~3.40e+38。无符号长整型变量unsigned long也采用4 B，表示范围为：0~4 294 967 295。fvco的输出频率为45.3 MHz～75 MHz，以Hz为单位进行表达计算，可以用float及long类型的变量来表示。特别需要注意的是：避免由两个浮点数或无符号长整型变量进行乘除运算结果的溢出而导致错误的问题。
3 频率校准
由于工作环境等原因，往往需要对电台的工作频率进行校准，该功能可由单片机对DDS和PLL控制之前完成，即对输出频率fvco进行预先调整后再进行计算，以确保合成频率的准确。校准分为微调和线性校准两个部分。典型的频率设置工作流程如图5所示。
4 实验分析
为了验证组合式频率合成器的正确性和精确性，采用频率计对电台的输出频率进行了测试。采用的晶体振荡器的精度为1.5 ppm。频率校准前后测试数据如表1所示。
根据实验数据，验证了设计的组合式频率合成器可满足电台对频率精度的需要。实验证明，经过载频在微调之前先经过线性频率补偿，可以提高输出频率的精度，从而减少用户对频率微调电位器的操作。
本文介绍的采用通过单片机控制DDS和PLL进行频率合成的方法，满足了为短波电台提供精确的本振源的需要。该方法调试简单、性能稳定，综合了DDS和PLL各自的优点，具有优良的技术性能，有一定的工程应用价值。
参考文献
[1] Analog Devices. AD9835 Datasheet. 1998.
[2] FUJISTU. MB1505 Datasheet. Sept， 1995.
[3] 李俊俊，刘珩，吴丹.基于DDS+PLL频率合成器的设计实现[J].电子测量技术，2009(4).
[4] 任鹏，周资伟，朱江.一种基于DDS和PLL技术本振源的设计与实现[J].现代电子技术，2009(9).
[5] 殷雷，金海军，李映雪，等.基于DDS的高精度函数信号发生器研制[J].现代电子技术，2009(1).
[6] ATMEL. ATmega1280/V user’s manual[R]. 2549K-01/07. 2007.