数字卫星通信系统中的发射机设计与实现是一项重要内容，合理选择DAC芯片能更好地保证系统的可靠性、稳定性，并提供灵活的可配置能力。AD9857是ADI公司推出的一款性能优异的14位D/A转换芯片，采样速率为200 MHz，动态性能为80 dB SFDR@65 MHz（±100 kHz）Aout，拥有8位输出幅度控制[1]。AD9857集成了一个高速DDS、一个14位DAC、时钟倍频器电路以及各种数字滤波器。它可以工作在通用I/Q正交调制模式、单音DDS模式和内插DAC模式。另外，AD9857可以通过内部寄存器灵活地配置其工作状态，内部寄存器可同时寄存四种配置状态，外部可通过两个PS选择信号灵活地选择DA的工作状态。
1 AD9857的功能与技术特性
AD9857内部有4个信号处理模块：固定与可调2级内插CIC滤波器、32位DDS核、正交调制以及输出幅度控制、14位DAC核。其内部基本结构如图1所示[1]。

AD9857主要功能包括：
(1)具有I/Q正交调制功能，有增益及偏移调整功能；
(2)内置32位低功耗DDS核，可产生精确的调制载波频率；
(3)具有4×~20×的基准时钟倍频器，可以灵活地调整系统时钟；
(4)具有8位输出幅度控制，可灵活地控制输出幅度；
(5)具有8×~252×的可调内插滤波器，可灵活地配置上变频速率；
(6)具有反CIC滤波器和反SINC滤波器，可有效地补偿CIC和采样延迟带来的失真；
(7)14位D/A转换，最大输出电流5 mA~20 mA可变，通过外接电阻进行调整。
2 AD9857的典型电路应用
AD9857电路模块接口主要包括数字输入接口、模拟输出接口、时钟接口、同步配置接口等，如图2所示。

2.1 数字输入接口
AD9857提供一个14位的数据输入口DATA_IN<13：0>。AD9857提供了PDCLK输出用于输入数据的同步，在PDCLK的上升沿输入数据，PDCLK为I或Q路数据速率的两倍，所以在输入到AD9857之前，I、Q两路数据要准确地合成一路数据。
2.2 模拟输出接口
IOUT为AD9857的模拟输出接口，DAC_RESET为DAC参考电流设置管脚，通过调整外接电阻RSET的大小来调整DA的最大输出电流，具体公式如下[1]：
RSET=39.93/IOUT (1)
由于最大输出电流会影响到DAC的SFDR性能，所以规定最大输出电流调整范围为5 mA-20 mA。本文在实际应用中取RSET为2 kΩ,最大输出电流为20 mA。
IOUT的实际输出可以通过内部的输出幅度控制模块来调整。它由一个8位的乘法器实现，最高位权值为20，最低位权值为2-7，可实现乘法器的调节范围为0～1.992 187 5。
2.3 时钟接口
AD9857的时钟接口主要包括REFCLK、SCLK、PDCLK。
REFCLK为外部参考时钟输入，外部参考时钟通过内部时钟倍频器倍频产生系统时钟，系统时钟的最大值是200 MHz，实际应用中应根据外部电路晶振时钟以及所需要的系统时钟合理地配置时钟倍频器的倍频值；
SCLK为串口时钟，用于串口数据输入输出的同步以及内部状态机的运行，每次SCLK的上升沿输入1 bit数据，一个完整的系统配置周期可分为指令周期和数据周期，指令周期大小为1 B，即8个SCLK时钟上升沿，数据周期则根据指令周期设定的值确定大小，可为1 B～4 B，这里要注意的是外部写数据字节的大小必须与指令周期中指定的大小保持一致，否则会出现不同步的情况。
PDCLK为AD9857的输出信号，用于并行数据输入的同步。这里需要注意的是，通用I/Q正交调制模式下，PDCLK为IQ合路数据的时钟，即I、Q单路数据时钟的两倍。
2.4 同步配置接口
SCLK、SDIO、SDO、SYNCIO、PS1和PS0为AD9857的同步配置接口。SCLK提供同步配置数据的输入时钟；SDIO为串行数据输入输出接口，可通过内部寄存器配置其为输入单向或输入输出双向；SDO为当SDIO被配置为输入单向时用于串行数据输出的端口；SYNCIO为串口同步接口，当该管脚被置高电平时根据内部寄存器的分配，AD9857可同时配置四种状态并寄存，PS0和PS1用于对这四种状态进行选择。
2.5 其他接口
AD9857还有一些控制及检测接口，包括复位RESET、使能TXENABLE、内部锁相环锁定提示、PLL_LOCK和CIC溢出标志CIC_OVERFL。
3 基于AD9857的卫星通信发射机实现方案
本文基于软件无线电中频数字化的设计思想，结合AD9857的功能特性，设计了一种DQPSK卫星通信发射机的实现方案[2][4]。功能结构框图如图3所示。
在该实现方案中，AD9857实现了CIC上变频滤波、DQPSK正交调制、DA转换三个功能，如图4所示。

AD9857前面的功能模块在FPGA中实现[3]，另外FPGA中还实现了AD9857的控制模块，具体结构如图5所示。

其中，Syn_serial_rx模块实现卷积编码和插入独特字EB90；Dqpsk_coder模块实现差分编码；Rcos_fir模块对IQ两路数据进行成型滤波；DAC_par2ser模块对IQ两路数据进行合路；Dac_control模块实现对AD9857的配置和控制；Da_cache模块控制AD9857输入数据的时序，使AD9857的输入数据严格按照I1Q1I2Q2…InQn的顺序输入。
AD9857的具体配置见表1。

图6、图7给出了AD9857配置为12.288 MHz时输出信号的实测频谱图和星座图。

由图7星座图可知，AD9857输出的中频信号EVM为0.756%，具有良好的输出特性。
4 AD9857应用的关键问题和解决方案
通过实际的设计实现和测试，本文提出在AD9857的使用过程中应该注意以下问题：
(1)输入数据的IQ两路对齐：由于AD9857要求输入IQ两路依次串行输入方式，而通信IQ正交调制后信号形式为IQ两路正交并行输出，故需先将信号转换为I1Q1I2Q2……InQn的形式，然后使用TXENABLE信号确定第一个有效数据，以形成I1+jQ1，I2+jQ2…Ii+jQi的等效低通形式的复信号，再在内部进行正交上变频。可见确定第一个有效数据极为重要，否则将形成Qi+jI(i+1)的错误，导致无法正常接收。这就需要综合考虑系统复位信号、数据时钟、DA内部锁相环提示信号dac_pll_lock和信号使能信号TXENABLE之间的时序关系，严格保证时序关系。
(2)串口配置速率：在AD9857的datasheet中，串口配置速率可以设到10 MHz，但在发射机设计调试过程中发现，当串口配置速率设到3 MHz或者更高时，AD9857会出现上电配置不稳定的情况，直接表现就是发射信号的星座图EVM变差，从而导致接收机解调出错，误码增加的现象。而当把配置速率降低到300 kHz后，星座图EVM变好。因此，在AD9857的使用过程中，串口配置速率要配置在一个较低的水平，以保证DA配置稳定。
AD9857是一款高精度、高性能并具有丰富功能的14位D/A转换芯片，可以应用于单载波的宽带无线通信系统的D/A转换。通过其内部的频率搬移功能，AD9857可以输出模拟中频信号，再通过一级混频器就可以直接变频成射频信号，从而节省了一级模拟中频电路，大大简化了发射模拟通道设计。AD9857可以广泛应用于基于软件无线电思想的卫星通信以及地面宽带无线通信系统。
参考文献
[1] AD9857 Datasheet[S].Analog Devices，2004.
[2] PROAKIS J G著.数字通信(第四版)[M].张力军，郑宝玉，译.北京：电子工业出版社，2003.
[3] 西瑞克斯(北京)通信设备有限公司.无线通信的MATLAB和FPGA实现[M].北京：人民邮电出版社，2009.
[4] MARINA R.Transmitter model for the design of communication satellites[J].IEEE Transactions on Aerospace and Electronic systems，1999，35(1)：31-42.