数字钟二----走时与调时融洽相处
PRJ_6_Dig_CLK.zip 昨天大致说了一下数字钟的大体模块划分，以及为什么要进行模块化设计。其中几个模块都是比较常见而且简单的，系统时钟模块就是对板级时钟通过计数的方式分频，分成各种需要用到的慢时钟，其中用到的一个比较重要...
发表于 2016/8/7 0:27:50
阅读（2021）
小小数字钟之我们为什么要模块化
最近在武汉至芯参加FPGA就业班培训，正好赶上至芯的优惠大酬宾，只要6000的学费，心里还是蛮开心的，虽然以前自学过一段时间的FPGA，但是学的零零散散，不成体系，基础不牢。来这边快有半个月了，学到的第一件事就是模块化的设计，感觉对...
发表于 2016/8/6 0:23:05
阅读（2066）
