AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
filip
时钟错误处理
使用xilinxISE10.1的时钟出现如下ERROR:Xst:2035-Port<clk>hasillegalconnections.Thisportisconnectedtoaninputbufferandothercomponents.查到的解决方法是禁掉自动I/OBufferinsertion功能,具体的做法是右击synthesize,然后properties->XilinxS
Xilinx
时钟
发表于 2012/7/18 10:30:31
阅读(3054)
«
1
»
作者
filip
关注
文章:6 篇
阅读:12074 次
所有分类
默认(6)
所有标签
FPGA
Xilinx
串并转换
通信
时钟
加密
RocketIO
随笔
电子人生
阅读排行
时钟错误处理
RocketIO
扰码
FPGA市场广阔,潜力无限!
聪明的程序员
人生若只如流片
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map