filip

聪明的程序员

如今的编程环境跟我当年刚步入这个行业时比发生了巨大的变化,现在我们有着各种各样的编程语言,开发工具,开发平台,开发方法可供我们选择。一个人不再可能把这些知识全部都掌握,即使压缩到一个很窄的领域,比如我学习的FPGA高速串行方

FPGA市场广阔,潜力无限!

曾有句话这样说到:“当你认为设计完美的时候,不是因为没有什么可以加,而是你不能再去除什么。”这话用在FPGA上是再合适不过了。从简单的逻辑集成到现在集成ARM核、DSP、模拟电路、存储器等无所不包的系统级集成,从纯硬件开发到可以用C、C++或

扰码

扰码要分上行和下行链路来考虑:扰码就是就是用一个伪随机码序列对扩频码进行相乘,对信号进行加密。上行链路物理信道加扰的作用是区分用户,下行链路加扰可以区分小区和信道。在上行链路中,扰码区分用户,扩频码(也叫信道化码)区分同一个用户的不同信道(物理数据(

时钟错误处理

使用xilinxISE10.1的时钟出现如下ERROR:Xst:2035-Port<clk>hasillegalconnections.Thisportisconnectedtoaninputbufferandothercomponents.查到的解决方法是禁掉自动I/OBufferinsertion功能,具体的做法是右击synthesize,然后properties->XilinxS

RocketIO

1MGT:MultiGigabitTransceiversDJ:DeterministicJitterRJ:RandomJitterPMA:PhysicalMediaAttachmentPCS:PhysicalCodingSublayerOOB:Out-Of-BandUI:Aunitinterval,alsoreferredtoasabittime,isthetimetakeninadatastreamforonebit.Forexample,inaseriallinewithab
Baidu
map