清霜一梦

在DE1-SOC上运行Linux

1,设定串口终端安装驱动 :使用mini-USB线将计算机与DE1-SoC的UART转USB接口。drivers\USB2UART_driver文件夹内放置有驱动程序设定串口终端规格 : 设定串口速率 (资料上使用putty.exe,速率为...

DE1-SOC连接设定

将电源供应器插上电源接口。使用白色的USB Type B线材将计算机与DE1-SoC上的USB-Blaster II接口连接。此接口主要负责FPGA配置以及HPS Debug使用。使用Mini-USB线材将计算机与DE1-SoC上的 UAR...

Tcl语言笔记之二

1,表达式1.1 操作数 TCL表达式的操作数通常是整数或实数。整数一般是十进制的, 但如果整数的第一个字符是0(zero),那么TCL将把这个整数看作八进制的,如果前两个字符是0x则这个整数被看作是十六进制的。1.2运算符 TCL语法形...

Tcl语言笔记之一

1,一个TCL脚本可以包含一个或多个命令。命令之间必须用换行符或分号隔开2,置换 substitution %set y x+100 //y的值是x+100,而不是我们期望的110...

关于复位赋初值的问题

今天和师哥争论reset赋值和定义时赋值的问题,僵持不下想到真OO无双大神的一句:无code无真相。用code最能说明问题 测试代码随便弄了个加法器: 1 //date: 2014/09/15 2 //version : Quartu...

Altera FPGA中的pin进一步说明

最近END china上的大神阿昏豆发表了博文 《FPGA研发之道(25)-管脚》,刚好今天拿到了新书《深入理解Altera FPGA应用设计》第一章开篇就讲pin。这里就两者的知识做一个整理。至于cyclone IV器件的I/O特性笔记博...

Altera FPGA中的pin简介

第一步要看的肯定是pin planner ,这个是黑金四代EP4CE15F17C8的视图   先就是发现他们pin有不同的颜色区域,分别对应不同的bank,应该是有的设计里面要求pin在同一个bank吧(首先这么猜想,后面再验证),...

笔记之Cyclone IV第一卷第四章Cyclone IV器件中的嵌入式乘法器

嵌入式乘法器可以配置成一个 18 × 18 乘法器,或者配置成两个 9 × 9 乘法器。对于那些大于18 × 18 的乘法运算 ,Quartus II 软件会将多个嵌入式乘法器模块级联在一起。虽然没有乘法器数据位宽的限制,但数据位宽越大,乘...

笔记之Cyclone IV 第一卷第二章Cyclone IV器件的逻辑单元和逻辑阵

逻辑单元 (LE) 在 Cyclone IV 器件结构中是最小的逻辑单位。LE 紧密且有效的提供了高级功能的逻辑使用。每个 LE 有以下特性■ 一个四口输入的查找表 (LUT),以实现四种变量的任何功能■ 一个可编程的寄存器■ 一个进位链连...

笔记之Cyclone IV 第一卷第一章FPGA 器件系列概述

因为本人用的黑金四代开发板,中央芯片采用ALTERA的cycloneIV E,所以就此器件阅读altera官网资料,并做相应的笔记,以便于以后查阅Cyclone IV 器件系列具有以下特性:■ 低成本、低功耗的 FPGA 架构:■ 6 K ...

sobel流水线操作Verilog程序

sobel算子的verilog实现,采用了流水线操作。

modelsim中的文件操作—— 大数据测试

在modelsim中不可避免的需要进行文件操作,在窗口中查看代码的操作情况,下面是我自己M序列实验中的一段测试代码 1 integer i,j ,k,m; 2 3 integer m_dataFILE , 4 inda...

bmp图片数据提取

仿照别人的程序写的bmp数据提取C代码,并将提取的数据放到txt文档中 1 /* 2 date : 2014/06/24 3 designer :pengxiaoen 4 version : dev4.9.9.0 5 function :...

CRC校验

小试一下CRC校验的verilog实现,采用最stupid的直接法。

m序列产生器

扩频通讯中会用的到伪随机数列 —— m序列
Baidu
map