Verilog中的标点
0赞
发表于 2013/7/21 13:55:37
阅读(1035)
在Verilog中有时候会误用的上引号
1,define 中的
`define INITIAL 0
这个单引号用的是键盘左上角的那个单引号,其实就是一个小撇。
2,4'd0 这个 用的是才是叫真正的单引号吧,我想。因为它的上键是双引号,右手小拇指旁边那个。
在Verilog中有时候会误用的上引号
1,define 中的
`define INITIAL 0
这个单引号用的是键盘左上角的那个单引号,其实就是一个小撇。
2,4'd0 这个 用的是才是叫真正的单引号吧,我想。因为它的上键是双引号,右手小拇指旁边那个。
Copyright © 2005-2020 kaiyun官方注册版权所有京ICP备10017138号