Quartus II 中如何保持信号不被综合(转载)
在一些应用中,有些特定的信号我们需要保留,用于进行采集检测,而综合器会自动优化把它综合掉,那么,应该怎样告诉综合器,不让它优化掉我们需要保留的信号呢?对这种情况的处理是增加约束,共有2种情况:1、需要保留的信号是引线Verilog HDL—...
发表于 2017/2/16 22:17:52
阅读(3073)
Copyright © 2005-2020 kaiyun官方注册版权所有京ICP备10017138号