verilog存储器详解
存储器是一个寄存器数组。存储器使用如下方式说明:reg [ msb: 1sb] memory1 [ upper1: lower1],memory2 [upper2: lower2],. . . ;例如:reg [0:3 ] MyMem [0...
发表于 2016/3/23 11:37:19
阅读(1902)
Copyright © 2005-2020 kaiyun官方注册版权所有京ICP备10017138号