parameter与localparam的区别
Verilog代码可移植性设计1.参数定义localparam,实例代码如下:module tm1( clk,rst_n, pout );input clk;input rs...
发表于 2016/3/17 15:42:20
阅读(1947)
Copyright © 2005-2020 kaiyun官方注册版权所有京ICP备10017138号