我的仿真工作流程(Verilog/Modelsim+Debussy)
这是献给大家的第二篇，文章详细说明了本人近一年来，自己摸索出来的一套仿真工作流程。接触过Modelsim这类软件的朋友可能都会感觉上手比较困难，原因有二：一、对仿真机制不了解，对基于source+testbench的工作流程不熟悉（大多数朋友接触FPGA仿真可能以waveform的方式
发表于 2012/2/25 7:36:44
阅读（1920）
十问Chris Rowen：听微处理器大师讲SoC设计的前世今生
即便放眼整个IC行业，像ChrisRowen博士这般爱谈技术，同时又可以讲得如此深入浅出的，着实少见。他可以一边举起手中的iPhone做各种演示，也可以拿起随手拾见的小纸条写写画画来加强语气。他咬字无比清晰准确（尤其在诸如Interestingly或者particularly这类副词的时候会
发表于 2012/2/25 7:35:53
阅读（1277）
如何在Debussy / Verdi显示state名称帮助debug
两种方法1.當使用Debussy/Verdi開始*.fsdb檔後，儘管拉進來的信號是FSMstate，預設只會顯示stateencoding所代表的數值當然這是正確的，但若能顯示state名稱，相信可讀性更告，更方便debug。Tools–>ExtractInteractiveFSM…選擇FirstState或
发表于 2012/2/25 7:34:49
阅读（2058）
keil for arm 关于enit0 中断计数
经过一下午的实验，终于能在keil编译环境下实现中断响应了。今天我用的是lpc2106，它和lpc211x类相比少了一些设置。Lpc2106的配置Lpc211x的Lpc2106GPIO的配置LPC211xGPIO的配置相比211x来说2106的配置少了不少。2106不需要配置是电平触发或上升沿、下降沿触发。。。。它
发表于 2012/2/25 7:33:28
阅读（1610）
自学PIC脚印之C语言的位域结构体问题
在写程序中遇到要用标志位的情况，以为可以和keil51一样进行位定义，虽知道一直报错，后来才知道MC18编译器是不支持位定义的（PICC18编译器倒是支持的）。下面给出一种解决办法——位域结构体。下面这段文字转载至一百度网友空间。有
发表于 2012/2/25 7:32:08
阅读（1787）
用Ｖｅｒｉｌｏｇ实现基于ＦＰＧＡ的通用分频器
在复杂数字逻辑电路设计中，经常会用到多个不同的时钟信号。介绍一种通用的分频器，可实现2～256之间的任意奇数、偶数、半整数分频。首先简要介绍了FPGA器件的特点和应用范围。接着介绍了通用分频器的基本原理和分类，并以分频比为奇数7和半整数6.5的分频器设计为例，介
发表于 2012/2/25 7:31:17
阅读（2562）
FIFO 深度！
如果数据流连续不断则FIFO深度无论多少，只要读写时钟不同源同频则都会丢数；FIFO用于缓冲块数据流，一般用在写快读慢时，FIFO深度/（写入速率-读出速率）=FIFO被填满时间应大于数据包传送时间=数据量/写入速率例：A/D采样率50MHz,dsp读A/D读的速率40MHz,要不丢失
发表于 2012/2/25 7:30:21
阅读（1949）
DES算法的介绍和实现(上)
一.DES算法介绍DES(DataEncryptionStandard)算法，于1977年得到美国政府的正式许可，是一种用56位密钥来加密64位数据的方法。虽然56位密钥的DES算法已经风光不在,而且常有用Des加密的明文被破译的报道,但是了解一下昔日美国的标准加密算法总是有益的,
发表于 2012/2/25 7:29:36
阅读（1464）
DES算法的介绍和实现(中)
三.文件加密解密工具在《DES算法的介绍和实现（上）》一文中，介绍了DES算法的原理，在本文中将给出一个文本文件加密工具的具体实现代码。3.1实现的介绍利用算法核心代码封装的接口函数笔者编写了一个针对文本文件的加密解密工具.下文叙述了在实践时的一些心得体
发表于 2012/2/25 7:28:49
阅读（1449）
DES算法的介绍和实现(下)
INT32handle_data(ULONG32*left,ULONG8choice){INT32number=0,j=0;ULONG32*
发表于 2012/2/25 7:27:36
阅读（1595）
怎么样从一个疯狂下载者成为一个学习者
为了方便广大网友，各种网站也应运而生。当网络的建设和发展正进行的如火如荼，喧闹之中，搭配学习这壶美酒的，竟是一瓶名叫资料下载的毒药，更糟糕的是，美酒和毒药已经被灌到了同一个杯子里，浑然一体，叫人在畅美中不知不觉走进地狱。简单的设置，方便的软件，FTP给
发表于 2012/2/25 7:25:39
阅读（1476）
下载与KEIL和IAR联调文件vdmagdi.exe和vdmcspy.exe的方法 [ARM]
安装proteus7,点击程序->proteus7->proteusVSMmodelhelp->ARMMICROPROCESSORMODEL,然后点击RemoteDebuggerDrivers，然后就可以选择下载KEIL或者IAR的驱动
发表于 2012/2/25 7:21:11
阅读（4383）
静态时序分析（Static Timing Analysis）基础与应用（2）
在这些BoundaryCondition定义之后，上述4种Path事实上都可看成是第1种Path（Flip-Flop到Flip-Flop）。也就是说，加上BoundaryCondition后，只要Clock给定，所有Path的TimingConstraint就会自动给定。。图十八图十九由于每个Path都有TimingConstraint，所以时序分析都能
发表于 2011/6/30 10:37:00
阅读（2913）
静态时序分析（Static Timing Analysis）基础与应用（1）
前言在制程进入深次微米世代之后，晶片（IC）设计的高复杂度及系统单晶片（SOC）设计方式兴起。此一趋势使得如何确保IC品质成为今日所有设计从业人员不得不面临之重大课题。静态时序分析（StaticTimingAnalysis简称STA）经由完整的分析方式判断IC是否能够在使用者的时序
发表于 2011/6/30 10:17:24
阅读（2233）
约束、时序分析的概念
很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二全局时钟（长线资源）？如何进行分组约束？如何约束某部分组合逻辑？如何通过约束保证异步时钟域之间的数据交换可靠？如何使用I/O逻辑单元内部的寄存器资源？如何进行物理区
发表于 2011/6/29 9:51:56
阅读（1970）
