AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
追风者
FIFO 深度!
如果数据流连续不断则FIFO深度无论多少,只要读写时钟不同源同频则都会丢数;FIFO用于缓冲块数据流,一般用在写快读慢时,FIFO深度/(写入速率-读出速率)=FIFO被填满时间应大于数据包传送时间=数据量/写入速率例:A/D采样率50MHz,dsp读A/D读的速率40MHz,要不丢失
FIFO
发表于 2012/2/25 7:30:21
阅读(1950)
«
1
»
作者
追风者
关注
文章:64 篇
阅读:183495 次
所有分类
FPGA相关(41)
ARM开发(10)
verilog入门学习(7)
心得(6)
所有标签
FPGA
Verilog
ARM
DES
v
无
a
dfdf
DebussyVerdi
arm关于enit0
阅读排行
ARM启动代码详解
RTL级建模的基本思想
Quartus的文件后缀说明
下载与KEIL和IAR联调文件vdmagdi
数字电路的设计环境(转帖)
静态时序分析(Static Timing A
IC设计中逻辑综合的一般步骤及相关基本概念
lpc2103中断
用Verilog实现基于FPGA的通用分频器
做个精致的电子工程师【转】
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map