waljj

时钟分频-偶数分频和奇数分频

分频电路在项目中经常要用到,这里介绍两种分频电路。偶数分频和奇数分频。偶数分频:偶数分频相对来说简单点。只要做一个计数器,计数值为需要分频的偶数值,输出时钟在计数值的前半部分和后半部分进行取反就可得到。如对时钟进行4分频的代码如下:`timescale1ns/100ps

如何进行高效的RTL级设计

RTL级设计既寄存器传输级设计,如何才能进行高效的RLT级设计呢?需要做到以下几个方面:1.熟悉HDL语言。目前用的比较多的为verilog和VHDL。至少熟练掌握其中一种语言。2.熟悉综合工具。一般altera用Quartusii,xilinx用xilinxise。也有用synplify的。这些工具都会提供很

高速FPGA系统板级设计

如今系统的运行频率越来越高,FPGA的管脚数越来越多,管脚的开关速率越来越高,并且可以支持很多不同的管脚标准,等等原因,因此对FPGA的板级设计提出了更高的要求。那么如何才能设计出一款高速高性能的FPGA系统板呢?这需要
Baidu
map