基于SRAM工艺的FPGA，由于每次上电都需要配置，因此配置电路是必不可少的，不然系统将无法工作。配置方式各式各样，不过大体上可以分三大类：

1. FPGA主动方式
2. JTAG方式
3. FPGA被动方式

这里主要针对应用比较多的，FPGA主动串行方式—AS模式进行讨论，对应的器件为Cyclone IV E。

配置数据可以采用压缩和非压缩形式，推介使用压缩数据，这样可以节省配置芯片的存储空间，并且可以节省时间。因为Cyclone IV E 对解压的时间小于传输的时间。默认为压缩形式，如果不在压缩形式下，可以通过下面步骤选择：Assigments—Device—Device and Pin Options—Configuration 勾选Generate compressed bitstreanms选项，如下图：

对应电路设计需要用到的管脚为：nSTATUS , CONF_DONE , nCONFIG, nCE , DATA[0] , DCLK , nCSO , ASDO , nCEO , CLKUSR ,MSEL[3]，MSEL[2] ，MSEL[1] ，MSEL[0]。需要注意的事项如下：

nSTATUS , CONF_DONE , nCONFIG三个管脚必须接10K的上拉电阻，上拉电压值为对应管脚所在bank的供应电压值。

nCE 这个脚是一个低电平有效的片选使能信号，需要下拉接地。

当不需要配置多片芯片时，nCEO管脚为空或作为普通管脚用。否则连接下一片芯片的nCE管脚。

MSEL管脚用来设置配置模式，POR Delay和配置电压标准的，如下表所示：

要根据具体情况设置MSEL。如我们项目中用到的是AS模式，3.3V供电，标准上电时间延时，则MSEL[3:0]为0010。MSEL不能悬空，要么接VCCA，要么接GND。JTAG模式配置的优先级高于其他任何模式，且MSEL的值被忽略，如果只用JTAG模式配置，介意把MSEL接GND。

DATA[0] , DCLK , nCSO , ASDO直接与配置芯片的DATA,DCLK,nCS,ASDI相连。最好接二极管和电容进行保护，以防在下载配置芯片的时候，可能产生的过冲对FPGA管脚造成的损害。如下图所示：

二极管和电容摆放尽可能的靠近FPGA芯片端。并且推介使用肖特基二极管。

CLKUSR管脚用来选择内部时钟源还是外部时钟源。只用在Cyclone IV GX系列。