前两篇博文对时序分析中的input delay max和输入端口到内部寄存器的setup进行了一些简单分析，其中涉及到用TimeQuest Timing Analyzer进行分析。初学者估计对TimeQuest当中一些术语的简写不是很清楚。如下图用圈圈标出的部分：

这里对这几个术语进行解释下：

RF列:R对应Rising，F对应Falling

RF列的值对应的意思如下：

空----unknown transiton

R ----Rising output

F ----Falling output

RR----Rising input , rising output

RF----Rising input , falling output

FR----Falling input , rising output

FF----Falling input , falling output

Type列对应的是传输类型：

这里的传输类型有很多种，只选我们比较关心的几种讲讲，别的类型可以通过Quartus的Help找到。

CELL：cell delay

对应为一个LE或者别的单元内部延时，由于是内部延时，所以延时时间很短，如上图

第6行，才0.694纳秒。这个延时一般由器件本身决定，我们很难去约束修改。

IC： Interconnect delay

对应为LE或别的单元之间的连接延时。由于是单元之间的延时，所以相对单元内部的延时会 长很多。如上图的14行，延时时间高达5.288ns。而且由于单元在FPGA内部分布位置的不同，IC的值也有很大的差异。这个可以通过时序约束去约束单元的分布。

iExt: External input delay

外部输入延时。上图中外部输入延时对应的为input delay max的值

oExt: External output delay

外部输出延时。上图中没有用到这个延时，其实对应为outputdelay 的值

Unc：clock uncertainty

Utco: Register micro-Tco time

对应寄存器输入到输出时间

Utsu: Register micro-Tsu time

对应寄存器建立时间

Uth: Register micro-th time

对应寄存器保持时间

别的还有如clknet clksrc comp loop 等等，可以通过Quartus的Help找到。

Fanout，Location，Element列含义比较清楚，这里就不做解释了。