waljj

一片FPGA芯片需要多少电源?

随着芯片的密度越来越大,集成度越来越高,仅仅单一电源供电已经不能满足要求了。一片芯片往往需要多个电源供电,而且FPGA相对于单片机,arm,dsp估计需要的电源种类更多一些。那么一片FPGA芯片需要多少种电源供电呢。这需要参考芯片手册,不同的芯片略有不同。以Strati

如何进行高效的RTL级设计

RTL级设计既寄存器传输级设计,如何才能进行高效的RLT级设计呢?需要做到以下几个方面:1.熟悉HDL语言。目前用的比较多的为verilog和VHDL。至少熟练掌握其中一种语言。2.熟悉综合工具。一般altera用Quartusii,xilinx用xilinxise。也有用synplify的。这些工具都会提供很

FPGA配置注意事项--AS模式

基于SRAM工艺的FPGA,由于每次上电都需要配置,因此配置电路是必不可少的,不然系统将无法工作。配置方式各式各样,不过大体上可以分三大类:FPGA主动方式JTAG方式FPGA被动方式这里主要针对应用比较多的,FPGA主动串行方式—AS模式进行讨论,对应的器件为CycloneIV

系统设计初期如何对FPGA芯片进行选型

目前市场上FPGA型号种类越来越多,价格也相差很大,一个项目选择的FPGA是不是合适,不仅影响到项目成本,甚至有时候可以决定项目的成败。那么如何在项目初期进行FPGA选择呢?我们需要考虑以下几个因素:1.FPGA本身特有的性能.如Cyc

如何用matlab产生正弦表数据

工程中,经常要用到正弦表数据。把正弦表数据存入mif文件中,供LPM_ROM初始化用,那么如何得到正弦表数据呢?可以用matlab实现这里介绍两种方式:(一)这个方法只在matlab中生成数据表,需要自己手动的往mif文件中添

对信号的预加重处理的讨论

信号都是由各次谐波组成的,包括高频部分和低频部分。在高频领域,由于存在趋肤效应,信号传输时,高频部分的损耗要高于低频部分的损耗,从而导致信号发生畸变。如下图:Vi(t)为输入信号,Vo(t)为输出信号,经过一段传输线后,由于高频部分的衰

一个SignalTap II的使用技巧

在用SignalTapII进行调试的时候,时钟选择非常关键。这里一般都是选择系统时钟。在一般的应用中,选择系统时钟作为触发,基本上都能很好的得到所需要的效果。如下图,clk为系统时钟但是有时候

对于分频时钟产生的多频率时钟的约束分析

对于分频时钟产生的多频率时钟的约束分析:顶层程序如下:`timescale1ns/100psmodulemulclk_constrain(inputclk_50mhz,rst_n,input[8:0]datain,output[8:0]dataout);wireclk1,clk_div;//wire[8:0]data_tst;wire[8:0]div_fre;

高速FPGA系统板级设计

如今系统的运行频率越来越高,FPGA的管脚数越来越多,管脚的开关速率越来越高,并且可以支持很多不同的管脚标准,等等原因,因此对FPGA的板级设计提出了更高的要求。那么如何才能设计出一款高速高性能的FPGA系统板呢?这需要

分析Cyclone IV器件IO中的Slew Rate Control

一直以来,在进行管脚分配的时候,只分配Direction,Location,和I/OStandard。而且程序运行起来,也基本上没有啥问题。最近比较空,则对PinPlanner管脚分配中的其他几个选项进行了一点研究,首先对SlewRate进行讨论,有不对不足之处
Baidu
map